Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 51)5 Н 03 М 1/46 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина)(56) КЕ Тгапэесбоп оп Еестгопс Совр.,1959, чо, 8, й 3, р. 330-334,Авторское свидетельство СССРМ 1612374, кл, Н 03 М 1/46, 1988,(57) Аналого-цифровой преобразовательпредназначен для использования в качестве гиперболического преобразователя дляввода аналоговой информации в микро- иминиЭВМ и может найти применение в приборостроении, управляющих и информационно-измерительных системах. Вустройстве решается задача расширенияобласти применения аналого-цифровыхпреобразователей, Для решения поставленной задачи в устройство, содержащее компаратор 1 аналоговых сигналов, первый ЯО 1690195 А вход которого соединен с входной шиной устройства в целом, цифроаналоговый преобразователь 2, выход которого соединен с вторым входом компаратора 2 аналоговых сигналов, устройство 22 управления, первый вход которого является шиной пуска, введены дешифратор 3, счетчик 4, постоянное запоминающее устройство 5, блоки инверторов 6 - 8, мультиплексоры 9 - 11, сумматоры 12-14, буферные регистры 15- 18, инвертор 19, регистры 20 и 21 сдвига, причем выход счетчика соединен с входами постоянного запоминающего устройства 5 и дешифратора 3, выход которого соединен с входом устройства 22 управления, выход постоянного запоминающего устройства 5 соединен с первым входом мультиплексора 9 и входом блока инверторов 6, выход которого соединен с вторым входом мультиплексора 9, последний соединен с информационным входом буферного регистра 15, выход которого соединен с первым входом сумматора 12, выход которого соединен с цифровым входом цифроаналогового преобразователя 2, 4 ил.Изобретение представляет собой функциональной аналого-цифровой преобразователь и предназначено для использования в приборостроении, управляющих и информационно-измерительных системах.Цель изобретения - расширение области применения,На фиг.1 представлена блок-схема устройства; на фиг.2 - схема регистра сдвига; на фиг,З - схема устройства управления; на фиг,4 - блок-схема алгоритма нелинейного преобразования.Преобразователь содержит аналоговый компаратор 1, цифроаналоговый преобразователь 2, дешифратор 3, счетчик 4, постоянное запоминающее устройство 5, блоки инверторов 6 - 8, мультиплексоры 9-11, сумматоры 12-14, буферные регистры 15-18, инвертор 19, регистры 20 и 21 сдвига, устройство 22 управления. Регистр 20 и 21 сдвига преобразователя (фиг,2) содержит мультиплексор 23, матричный сдвигатель 24,.счетчик 25, триггер 26, элемент ИЛИ 27, буферный регистр 28. Устройство 22 управления (фиг,З) содержит регистр 29, генератор 30 тактов, инвертор 31, элемент И 32, элемент И 33, триггер 34,Преобразователь работает следующим образом.Выполнению функционального аналого-цифрового преобразования должен предшествовать начальный установ устройства, сигнал которого поступает на вход устройства 22 управления. В устройстве 22 управления поступление сигнала "начальный установ" приводит к обнулению регистра 29 и триггера 34. Начальный установ нужен только при первичном запуске преобразователя после включения питания. В конце каждого цикла преобразования в регистре 29 формируется нулевой код, Процедура кодирования начинается по сигналу "Пуск", по которому в младший разряд регистра 29 заносится единица, что приводит к началу работы по кодированию напряжения. В процессе функционального кодирования на выход А 1 устройства 22 управления постудэет сигнал, обеспечивающий начальный установ счетчика 4, буферных регистров 15-17, регистров 20 и 21 сдвига. Причем счетчик 4, буферные регистры 15, 16 и регистры 20,21 сдвига, при этом обнуляются, а буферные регистры 17 и 18 имеют не нулек вое начальное состояние 1/К, где К = П(1- -2 ), Константа К представляет собой константу деформации вектора в процессе реалиэации алгоритма "цифра за цифрой" икорректируется начальным установом,Начальный установ по сигналу А 1 отражен в блоке А 1 блок-схемы алгоритма пре 5 образования (фиг.4). Вычисление значениягиперболических функций осуществляетсяитеративно.Рекуррентные соотношения по методу"цифра за цифрой" для функций гиперболи 10 ческих синуса и косинуса имеют следующийвид;0+1 =Й - ф Агй 2з 9 п ф = з 19 п Йун 1 = у 1+ 2хх+1 = х + ф 2угде= 1, 1, 2, 2,п, п,Начальные условия 01 = р,х 1= 1/К,у 1=0.В результате итерационного процессаполучаем20 у зу,Блок-схема алгоритма приведена нафиг.4. Управляющие сигналы А 1, А 2, АЗ, А 4вырабатываются устройством 22 управления. Причем управляющий сигнал А 1 выра 25 батывается однократно и служит дляначальной установки элементов аналогоцифрового преобразователя. Управляющиесигналы А 2, АЗ, А 4 обеспечивают итерационное поразрядное вычисление функций гиперболического синуса и гиперболическогокосинуса и вырабатываются в циклическомрежиме. Двойные итерационные шаги обеспечиваются триггером 34, включенном посхеме счетного триггера, Благодаря нали 35 чию в устройстве управления триггера 34сигнал с выхода 0 4 сдвигового регистра 29поступает на выход А 4 устройства управления через элемент И 33, в зависимости отпризнака РЗ, которым является выход триг 40 гера 34. Признак РЗ, как следует из блоксхемы на фиг,4, и обеспечивает повторноевыполнение итерации, т.е, итерации с тойже константой, что обеспечивается сохранением кода в счетчике 4 при повторной ите 45 рации. Завершение преобразованияобеспечивает признак Р 2, который соответствует установке на счетчике 4 кода и-ойитерации. Эта итерация уже не должна выполняться, так как все искомые цифры ре 50 зультата получены, Начальная установкатриггера 34 в нулевое состояние обеспечивает увеличение кода счетчика 4 при повторной итерации, Признак Р 2 вырабатываетсядешифратором 3,При вычислении по итерационной процедуре алгоритма Волдера используетсязначение . Однако в устройстве вместо ф,принимающей значения +1 или -1, формируется признак Р 1, принимающий значения0 и 1 и обеспечивающий е преобразователе действия, эквивалентные смене знака у ф. Операция вычитания, предусмотренная алгоритмом Волдера, реализуется в устройстве сложением с дополнительным кодом, Для формирования дополнительного кода используются блок инверторов 6-8 и входы переноса в младший разряд в сумматорах 9-11, В обычных режимах использования комбинационных сумматоров эти входы переносов остаются свободными.После выполнения начального установа начинается циклическая часть алгоритма преобразования, е блоке А 2 которого выполняется сдвиг наразрядов содержимого сдвиговых регистров 20 и 21, Схема сдвиговых регистров 20 и 21 приведена на фиг.2.Величина 1 формируется в счетчике 25, устанавливаемом в начальное состояние по сигналу А 1. Подсчет величины сдвига 1 выполняется при поступлении импульсов с выхода А 2 устройства 22 управления на счетный вход счетчика 25. Этот же сигнал (А 2) поступает на триггер 26, который переключаетт мультиплексор 23 на выход матричного сдвигателя 24. Сигнал А 2 обеспечивает также через элемент ИЛИ 27 стробирование записи результата сдвига в регистр-защелку 28, устанавливаемый в начальное состояние по сигналу А 1.После выполнений действий, предусматриваемых по сигналу А 2 устройства управления, устройство переходит к выполнению действий. предусматриваемых по сигналу АЗ управления, Выход АЗ устройства 22 управления соединен с входами записи в буферные регистры 16 - 18, что обеспечивает запись в зти регистры результата сложения в сумматорах 12 - 14, причем в этих сумматорах может быть выполнено и.вычитание путем сложения с дополнительным кодом отрицательного числа.В сумматоре 12 выполняется сложение в соответствии с формулой01+1 =Й -Агтрк 2 ,где 01 =О,Значение Агй 2берется из постоянного запоминающего устройства 5 по адресу, формируемому счетчиком 4. Знак ф вводится путем выбора между значением.гиперболического арктангенса и обратным кодом этого значения, формируемым блоком инверторов 6, осуществляемым мультиплексором 9 под воздействием управляющего сигнала Р 1. Значение арктангенса, выбранное мультиплексором 9, фиксируется в буферном регистре 15 стробируемым сигналом АЗ, складывается со значением 01, формируемым в буферномвыхода инвертора 19,10 Значение О, сформированное сумматором 12, поступает на вход цифроаналогового преобразователя 2, преобразуется ваналоговую величину и сравнивается со значениемкомпаратором 1. При этом значе 15 ниеопределяется из соотношения:здп ф = здп(10 , ь Аг Й 2 ).1=1Это соотношение эквивалентно классиче 20 скому рекуррентному соотношению алгоритма Волдера:з 1 дп ф = з 1 дп 010+1 =Й -Агй 2 ,где 01 = р.25 В сумматоре 13. выполняется сложение всоответствии с формулой:хн= х+ ф 2 рСдвиг кода у на 1 разрядов осуществлен по 30 сочетании с подачей значения Р 1 на младший разряд сумматора 13 в сумматоре 13 35 происходит либо сложение, либо вычитание 40 45 50 регистре 16, в сумматоре 12, В случае, если выполняется вычитание, Р 1 принимает значение О, которое инвертируется инвертором 19, и в сумматоре 12 происходит сложение с дополнительным кодом отрицательного числа путем подачи с мультиплексора 9 обратного кода, а на младший разряд сумматора 12 - корректирующей единицы с сигналу А 2 в регистре 20 сдвига, Выход регистра 20 сдвига соединен с входом мультиплексора 10, на второй вход которого подается выход цепочки инеерторов 7, В путем сложения с дополнительным кодом числа. Результат сложения-вычитания фиксируется в буферном регистре 17 и в регистре-защелке 28 регистра сдвига 21, Фиксация результата в регистре-защелке 28 обеспечивается тем, что по сигналу А 2 триггер 26 регистра 21 сдвига переключает мультиплексор 23 на прием кода с информационного входа В, который соединен с выходом сумматора 13. Стробируется запись в регистр-защелку 28 синхросигнапом, поступающим через элемент ИЛИ 27. Аналогичным образом осуществляется и запись результата, полученного в сумматоре 14, в регистр 20 сдвига,8 сумматоре 14 выполняется сложение в соответствии с формулойу+1=у+ 2 хьКод хь сдвинутый по сигналу А 2 нараэрядое е регистре 21 сдвига, поступает на вход мультиплексора 11, на второй вход которого поступает обратное значение этого кода, сформированное цепочкой инверторов 8, В сочетании с подачей значения Р 1 на младший и разряд сумматора 14 е сумматоре 14происходит либо сложение, либо вычитание путем сложения с дополнительным кодом Отрицательного числа, Результат сложения- вычитания фиксируется в буферном регистре 18 и регистре 20 сдвига,После завершения 1-го цикла преобразования либо повторная итерация с той же образующей константой, либо значение счетчика 4 инкрементируется по сигналу А 4 устройства 22 управления и происходит итерация со следующей эталонной константой.Завершается процесс преобразования При вычислении всех разрядов результата. Это фиксирует дешифратор 3, на который поступает код со счетчика 4. Выход дешифратора 3 является признаком Готов" устройства, а также поступает на вход устройства 22 управления в качестве признака Р 2, который через инвертор 31 и элемент И 32 инициирует новый цикл работы устройства путем занесения единицы на вход Х 2 регистра 29 сдвига, что приводит к появлению сигнала А 2 на выходе 0 2 регистра 29 сдвига.Формирование сигналов А 1, А 2, АЗ, А 4 происходит путем сдвига кода в регистре 21 сдвига ро синхросигналам, вырабатываемым генератором 30 тактов. В младший разряд Х 1 регистра 29 запись происходит по сигналу "Пуск", поэтому сигнал А 1 появляется только один раз в процессе преобразования. В цикле вырабатываются сигналы А 2, АЗ, А 4. Завершение процесса кодирования обеспечивается блокировкой записи в разряд Х 2. Формула изобретения Аналого-цифровой преобразователь, содержащий первый и второй буферные регистры, компаратор, первый вход которого соединен с выходом цифроаналогового преобразователя, устройство управления, первый вход которого является шиной пуска, второй вход - шиной начальной установки, третий вход - шиной готовности результата и соединен с выходом дешифратора, счетчик, вход начальной установки которого соединен с первым выходом устройства управления, а счетный вход - с вторым выходом устройства управления, выход счетчика соединен с входом постоянного запоминающего устройства и вхс ом дешифратора, первый регистр сдвига, выход которого соединен с первым входом первого мультиплексора и входом первого блока инверторов, выход которого соединен с вторым входом первого мультиплексора, выход которого соединен с первым информационным входом первого сумматора, выход которого соединен с информационным входом первого буферного регистра, входы начальной установки первого и второго буферных регистров и первого регистра сдвига соединены с первым выходом устройства управ ления, третий выход которого соединен свходом управления первого регистра сдвига, четвертый выход соединен с входом синхронизации первого и второго буферных регистров, входом синхронизации первого 10 регистра сдвига, выход компаратора соединен с входами управления первого и второго мультиплексоров и входом переноса в младший разряд первого сумматора, второй сумматор, о т л и ч а ю щ и й с я тем, что, с целью 15 расширения области применения эа счетувеличения числа формируемых нелинейных функций, в него введены инвертор, второй регистр сдвига, второй и третий блок инверторов, третий мультиплексор, третий 20 сумматор, третий и четвертый буферные регистры, причем выход инвертора соединен с входом переноса в младший разряд третьего сумматора, выход которого соединен с цифровым входом цифроаналогового пре обраэователя и информационным входомтретьего буферного регистра, выход которого соединен с первым информационным входом третьего сумматора, второй информационный вход которого соединен с выхо дом четвертого буферного регистра,информационный вход которого соединен с выходом третьего мультиплексора, первый и второй информационные входы которого соединены с выходом постоянного запоми нающего устройства непосредственно и через второй блок инверторов соответственно, аналоговый вход цифроаналогового преобразователя является шиной опорного напряжения, второй вход 40 компаратора является входной шиной, выход компаратора соединен с входом инвертора, входом управления третьего мультиплексора и входом переноса в младший разряд второго сумматора, выход кото рого соединен с информационным входомпервого регистра сдвига. информационным входом второго буферного регистра, информационный вход второго регистра 50 сдвига соединен с выходом первого сумматора, выход второго регистра сдвига соединен с первым информационным входом второго мультиплексора и входом третьего блока ин верторов, выход которого соединен 55 с вторым информационным входом второгомультиплексора, выход которого соединен с первым информационным входом второго сумматора, второй информационный вход которого соединен с выходом второго буферного регистра и является выходной ши 1690195 10ной гиперболического синуса. выходной шиной гиперболического косинуса является выход первого буферного регистра, входы начальной установки третьего и четвертого буферных регистров и второго регистра сдвига соединены с первым выходом устройства управления, с третьим выходом которого соединен вход управления второго регистра сдвига, а с четвертым выходом - входы синхронизации третьего и четвертого 5 буферных регистров и входы синхронизации второго регистра сдвига.. Хрипт оизводственно-издательский комбинат "Патент", г. Ужгор арина, 10 аказ 3826 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открмтиям при ГКНТ СССР 113035, Москва, Ж, Рауаская наб., 4/5