Устройство для определения достоверности цифровой информации

:Ф "ф й(1) 1 всаъ Ф РЕТЕНИЯаааЪ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССРМ 1368905, кл. 6 08 С 25/00, 1986.(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯДОСТОВЕРНОСТИ ЦИФРОВОЙ ИНФОР-.МАЦИИ(57) Изобретение относится к цифровым системам передачи и может быть использовано для оперативного контролядостоверности в телеметрических потокахинформации. Целью изобретения являетсяповышение точности устройства путем обнаружения ошибок во всем непрерывно передаваемом потоке цифровой информации,Устройство содержит обнаружитель кадроИзобретение относится к цифровым системам передачи информации и может быть использовано для оперативного контроля достоверности передаваемой информации и состояния канала переда-. чи, например, в радиотелеметрии, и является усовершенствованием известного устройства по авт. св, Гч. 1368905. Цель изобретения - повышение точности работы устройства за счет обнаружения ошибок во всем непрерывно передаваемом потоке цифровой информации. вой синхронизации. В состав устройства входят четыре регистра сдвига, обнаружитель кадровой синхронизации, пять формирователей импульсов, декодер, три триггера, два элемента неравнозначности, две группы элементов ИЛИ, три элемента ИЛИ. элемент И-НЕ, элемент НЕ и четыре элемента И. Работа устройства основана на сравнении первым элементом неравнозначности сигнала кадровой синхронизации и копии, поступающей с выхода первого элемента ИЛИ, а вторым элементом неравнознач ности - принимаемых и скорректированных от ошибок информационных слов, поступающих с выхода декодера. Элементы неравнозначности фиксируют ошибки, возникающие при передаче цифро вой последовательности, которые через второй элемент ИЛИ поступают на выход устройства, 2 ил, С: На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - временная диаграмма работы устройства,Устройство содержит обнаружитель 1 кадровой синхронизации, первый 2, второй 3, третий 4 и четвертый 5 регистры сдвига, первый 6, второй 7, третий 8, четвертый 9 и пятый 10 формирователи импульсов, декодер 11, первый 12, второй 13 и третий 14 триггеры, первую 15 и вторую 16 группы элементов ИЛИ, элемент ИЛИ 17, первый и второй дополнительные элементы ИЛИ 18 и 19, элементы неравнозначности 20 и 21, элемент И 22, первый, второй и третий допол 1674211нительные элементы И 23-25, элемент И-НЕ 26 и элемент НЕ 27,Обнаружитель 1 кадровой синхронизации служит для формирования импульса совпадающего по времени с последним битом сигнала кадровой синхрониззции, а также для обеспечения задержки на пятнадцать битов входного последовательного потока. Входы обнаружителя 1 кадровой синхронизации являются. соответственно, первым и вторым входами устройства.Регистры 2 и 3 сдвига предназначены для последовательного сдвига импульса, получаемого на первом выходе обнаружителя 1 кадровой синхронизации, и совместно с первой 15, второй 16 группами элементов ИЛИ и элементом ИЛИ 17 для получения копии последовательности кадровой синхронизации. Для этог. первый выход обнару- жителя 1 кадровой синхронизации соединен с первым входом регистра 2, а первый (07) выход регистра 2 соединен с первым входом регистра 3, второй (ОО) и третий (03), четвертый (04) и пятый (06) выходы регистра 2. второй (ОО) и третий (01), четвертый (02) и пятый (03) выходы регистра 3 соединены, соответственно, с первыми и вторыми входами соответ твующих элементов первой 15 группы элементов ИЛИ, первый и второй, третий и четвертый выходы которых соединены, соответственно, с первыми и вторыми входами соответствующих элементов второй 16 группы элементов ИЛИ, первый и второй выходы которых соединены, соответстввнно, с первым и вторым входами элемента ИЛИ 17,Регистры 2 и 3 совместно с формирователями импульсов б и 8 и КЯ-триггером 13 обеспечивают формирование сигнала стробирования на период анализа последовательности битов кадровой синхронизации. Для этого второй выход регистра 2 подключен к входу формирователя импульсов 8 а первый выход регистра 3 соединен с входом формирователя импул ьсов 6. Выходы формирователей импульсов 6 и 8 подключены, соответственно, к второму (Ь) и первому (й) входам ВЯ-триггера 13. О-триггер 12 предназначен для обеспечения фазирования входного последовательного цифрового потока с задержанным с точностью до бита. Первый вход триггера 12 соединен с вторым выходом обнаружителя 1 кадровой синхронизации, а второй вход подключен к второму входу устройства,Формирователь имгульсов 7 предназначен для преобразования сигналов битового ритма в короткие по длительностиимпульсы, обеспечивающие возможность их счета, поэтому вход формирователя им 5 10 15 20 25 30 35 40 50 55 пульсов 7 соединен с первым входом устройства.Элемент не равнозначности 20 предназначен для выявления сигналов несоответствия (ошибок) принятой последовательности кадровой синхронизации с копией, получаемой на выходе элемента ИЛИ 17. Выход элемента ИЛИ 17 соединен с первым входом элемента неравнозначности 20, второй вход которого соединен с выходом триггера 12,Регистры 4 и 5 сдвига обеспечивают задержку канального синхроимпульса на длину слова (15 бит) и совместно с формирователями импульсов 9 и 10, а также й-триггером 14 обеспечивают формирование стробирующего сигнала на период анализа информационного слова, Для этого первый (07) выход регистра 4 соединен с первым входом регистра 5, вторые входы регистров 2-5 являются первым входом устройства. Второй выход (ОО) регистра 4 соединен с входом формирователя импульсов 9, а выход регистра 5 - с входом формирователя импульсов 10. Выходы формирователей импульсов 9 и 10 соединены, соответственно, с первым (В) и вторым (Я) входами триггера 14, Первый вход(ДР) регистра 4 является третьим входом устройства. На него подается сигнал пословной синхронизации (канальный синхроимпульс), получение которого является пререгативой приемного устройства и не входит в функцию предлагаемого, Выделение сигналов пословной синхронизации при наличии кадровой синхронизации не представляет серьезных трудностей и может быть реализовано обычным умножением частоты следования кадров,Декодер 11 предназначен для исправления случайных ошибок в информационных словах, Его структура определяется сложностью корректирующего кода, который используется при кодировании передаваемой информации. Разнообразие возможных применяемых кодов позволяет в каждом конкретном случае выбирать структуру декодера в соответствии с задачами, на которые ориентирована процедура декодирования, Принципы построения и схемы декодеров широко представлены в современной научно-технической литературе, Если предположить, что в соответствии с прототипом структура кадра определяется пятнадцатибитовым сигналом кадровой синхронизации и информационными словами, а обнаружитель кадровой синхронизации допускает до двух ошибочных битов в кадровой синхронизации,то целесообразно применение, например,(15,7)- кода БЧХ, 16742115 10 15 20 25 30 35 40 45 50 55 позволяющего исправлять все двойные ичасть тройных ошибок. Первый входдекодера 11 подключен к первому входу устройства,Элемент неравнозначности 21 предназначен для выявления сигналов несоответствия битовой структуры слов на выходедекодера структуре информационных слов,принятой некорректируемой цифровой последовательности, поэтому выход триггера12 подключен к первому входу элемента неравнозначности 21, второй вход которогосоединен с выходом декодера 11.Элемент И 22 предназначен для выделения импульсов битовой частоты, совпадающих по времени с анализом сигналакадровой синхронизации, а элемент И-НЕ26 и элемент НЕ 27 позволяют выделитьимпульсы выявленных при этом анализеошибок. Выход формирователя импульсов 7подключен к вторым входам элементов И 22и И-НЕ 26, первые входы которых соединены с первым выходом триггера 13, третий.вход элемента И-НЕ 26 подключен к выходуэлемента неравнозначности 20, выход элемента И-НЕ 26 соединен с входом элементаНЕ 27,Элемент И 23 обеспечивает поступление на вход декодера 11 лишь информационной части потока данных. Поэтому,второй вход элемента И 23 подключен квторому выходу триггера 13, а первый входприсоединен к второму входу устройства,Выход элемента И 23 подключен к второмувходу декодера 11.Элемент И 24 предназначен для выделения импульсов битового ритма, совпадающих по времени с анализоминформационного слова, а элемент И 25позволяет выделять импульсы выявленныхпри этом анализе ошибок, Первые входыэлементов И 24 и 25 соединены с выходомформирователя импульсов 7, вторые - с выходом триггера 14, выход элемента нерав- .нозначности 21 подключен к третьему входуэлемента И 25.Элемент ИЛИ 18 предназначен для объединения временных последовательностейимпульсов битового ритма. совпадающихпо времени с анализом кадровой синхронизации и информационных слов, ЭлементИЛИ 19 позволяет выделять временную последовательность импульсов ошибок, выявленных при этом анализе. Выход элементаИ 22 соединен с первым входом элементаИЛИ 18, второй вход которого подключен квыходу элемента И 24, Выход элемента НЕ27 подключен к первому входу элементаИЛИ 19, второй вход которого подключен квыходу элемента И 25, Выходы элементов ИЛИ 18 и 19 являются первым и вторым выходами устройства, соответственно,Дополнительные элементы, введенные в устройство, могут иметь тоже самое конструктивное исполнение, что и соответствующие элементы, описанные в основном изобретении, т,е. регистры 4 и 5 сдвига аналогичны регистрам 2 и 3, формирователи импульсов 9 и 10 - формирователям импульсов 8 и 6, триггер 14 - триггеру 13, элемент неравнозначности 21 - элементу неравнозначности 20, элементы И 23 и 24 - элементу И 22,Работа устройства основана на сравнении элементом неравнозначности 20 сигнала кадровой синхронизации и его копии, поступающей с выхода элемента ИЛИ 17, а элементом неравнозначности 21 принимаемых и скорректированных от ошибок информационных слов, поступающих с выхода декодера 11, Элементы неравнозначности 20 и 21 фиксируют ошибки, возникающие при передаче цифровой последовательности, которые через элемент ИЛИ 19 поступают на выход "4" устройства.Регенерированный последовательный цифровой поток (сигнал А на фиг. 2), содержащий данные и кадровую синхронизацию, поступает на обнаружитель 1 кадровой синхронизации, на первый вход этого обнару- жителя поступают сигналы битовой синхронизации (сигнал Б на фиг, 2). Под воздействием шума канала имеют место ошибки (ложные вставки и ложные выпадения битов) в цифровом потоке как в составе данных, так и в составе кадровой синхронизации,Сигнал Г появляется на выходе обнару- жителя кадровой синхронизации допускающего, например, до двух ошибочных битов в кадровой синхронизации вида 100110101111000 в интервале времени, соответствующем последнему биту в кадровой синхронизации. Сигнал Г поступает на вход "Сдвиг вправо" последовательного восьми. разрядного регистра 2 сдвига, выход по. следнего разряда которого соединен с входом ДР второго регистра 3. На вход С обоих регистров сдвига (ВС) 2 и 3 поступает сигнал битового ритма. Соответствующие выходы обоих регистров соединены с входами четырех двухвходовых элементов ИЛИ 15, четыре выхода которых соединены с вхо дами двух двухвходовых элементов ИЛИ 16, два выхода которых соединены с входами двухвходового элемента ИЛИ 17, на выходе которого образуется копия кадровой синх ронизации (сигнал Ж на фиг. 2).Задержанный на пятнадцать битов выходной последовательный поток г. обнару5 10 жителя 1 кадровой синхронизации поступает на О-триггер 12, на выходе которого осуществляется фазирование цифрового потока с задержанным с точностью до бита сигнал Е на фиг. 2), На выходе элемента неравнозначности 20 появляются сигналы обнаруженных ошибок н кадровой синхронизации потока (сигнал Л на фиг, 2),ВЯ-триггер 13 на первом выходе формирует сигнал стробирования, длительность которого равняется длительности кадровой синхронизации. По входу Я этот триггер запускается с помощью формирователя импульсов 8, работающего по возрастающему фронту сигнала с выхода ОО регистра сдвига 2. По входу Я этот триггер запускается формирователем 6, работающим по ниспадающему фронту сигнала с выхода 06 регистра 3. Сигнал с первого выхода триггера 13 поступает на один из входов двухнходоного Элемента И 22 и трехвходоного элемента И.НЕ 26, на входы этих элементов поступают выходные сигналы (сигнал М на фиг, 2) формирователя 7, которь й срабатывает от ниспадающих фронтов битового ритма. Ча первый вход элемента И-НЕ 26 поступают Обнаруженные ошибочные биты в кадровой Синхронизации,После окончания сигнала кадровой синхронизацли на вход "Сдвиг вправо" последовательного носьмиразрядного регистра 4 сдвиг, выход с последнего разряда котопого соединен с входом ДР третьего регистра 5 сдвига, поступают импульсь: пословной синхронизации, совпадающие по времени с г.оследними битами информационных слов (Сигнал Р на фиг, 2), На входы С регистров 4 и 5 сдвига и первый вход декодера )1 поступает сигнал битового ритма,Информационная часть данные) последовательного цифрового потока, которая снимается с выхода элемета И 23 н период действия стробирующего сигнала на втором в гходе триггера 13, пос 1 упает на второй вход декодера 11, в котором происходит коррекция сшибок в принятых пятнадцати- битовых словах. На выходе декодера 11 генерируется скорректированная цифровая последовательность данных (сигнал Т на флг, 2). которая поступает на второй вход элемента неравнозначности 21, На первый вод элемен 1 а неравнозначности 21 с выхода триггера 12 поступает задержанный на пятнадцать битов входной последовательный поток (сигнал Е на фиг. 2) На выходе элемента неравнозначносги 21 появляются сигналы ошибок, обнаруженных в информационных словах потока сигнал У на фиг. 2), которые подаются на третий вход элемента И 25,15 20 25 г и , Ъ ,. 35 40 45 50 55 ВЯ-триггер 14 формирует сигналы стробирования, равные по длительности информационным словам (сигнал Ф на фиг, 2), По входу Р этот триггер запускается с помощью формирователя импульсов 9, работающему по возрастающему фронту сигнала 00 регистра 4; по входу этот триггер запускается формирователем импульсов 10. работающим,по ниспадающему фронту сигнала с выхода 06 регистра 5. Если нет сбоя пословной синхронизации (отсутствие импульсов на первом входе регистра 4), то сигналы стробирования информационных слов сливаются в единый строб, длительность которого равна длительности информационной части кадра цифровой последовательности, Выходной сигнал с триггера 14 поступает на вторые входы элементов И 24 и 25, на первые входы элементов И 24 и 25 которых поступа,от выходные сигналы (М на фиг, 2) формирователя 7.Выходной сигнал элемента И 24, представляющий собой последовательность импульсов, несущую информацию о количестве проанализиронанных битов слов данных, подается на второй вход элемента ИЛИ 18, на первыи вход которого поступают импульсы, несущие информацию с количестве проанализированных битов кадровой синхронизации Гсигнал Н на фиг.2).Выходной сигнал элемента И 25, представляющий собой последовательность импульсов, несущую информацию о количестве выявленных ошибок в словах данных сигнал Ш на фиг, 2), подается на второй вход элемента ИЛИ 19, на первый вход которого поступают импу ьсы, несущие информацию о количестве выявленных ошибок в кадровой синхрониззции сигнал П на фиг, 2),Выходные сигналы элемента ИЛИ 18 сигнал Ю на фиг, 2) поступаот на счетчик псказателя стспени, а выходные сигналы элемента ИЛИ 19 сигнал Я на фиг. 2) - на счетчик количества ошибок. После подсчета выбранного показателя степени, выходной сигнал счетчика показателя степени осуществляет запись содержимого счетчика количества ошибок в память и, далее сбрасывает в нуль содержимое счетчика количества ошибок, таким образом, обеспечивается оперативное измерение достоверности цифрового потока, принимаемого в реальном времени без потерь научной информации,Формула изобретения устройство для определения достоверности цифровой информации по авт. св, М 13 "905, о т л и ч а ю щ е е с я тем, что сцелью повышения точности устройства, в него введены регистры сдвига, формирователи импульсов, декодер, триггеры и дополнительные элемент неравнозначности, элементы И, ИЛИ, первый выход третьего регистра сдвига соединен через четвертый формирователь импульсов с первым входом третьего триггера, второй вход которого через пятый формирователь импульсов - с выходом четвертого регистра сдвига, первый вход третьего регистра сдвига является третьим входом устройства, объединенные второй вход третьего и первый вход четвертого регистров сдвига, первый вход декодера являются первым входом устройства, вход первого дополнительного элемента И является вторым входом устройства, выход соединен с вторым входом декодера, выход которого и выход первого триггера соединены с входами дополнительного элемента не- равнозначности, дополнительный выход второго триггера подключен к второму входу первого дополнительного элемента И, выход второго формирователя импульсов соединен с первыми входами второго и 5 третьего дополнительных элементов И, квторым входам которых подключен выход третьего триггера, к третьему входу третьего дополнительного элемента И подключен выход дополнительного эЛемента неравноз начности, между выходом элемента И и,первым выходом устройства подключен первый дополнительный элемент ИЛИ соответственно своими первым . входом и выходом, между выходом элемента НЕ и вторым вы ходом устройства подключен второй дополнительный элемент ИЛИ соответственно своими первым входом и выходом, вторые входы первого и второго дополнительных элементов ИЛИ соединены соответственно 20 с выходами второго и третьего дополнительных элементов И.1674211 Кодробая синхро- /УЫЙ 7 Ю 1 Р Редактор Н, Химчук Заказ 2927 Тираж 306 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, ужгород, ул.Гагарина, 101