Устройство коммутации

(5 Н 5 Н 7/00 ОБРЕТЕ О О ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(71) Киевский политехнический институт им50-летия Великой Октябрьской социалистической революции(56) Авторское свидетельство СССРМ 1274143, кл, Н 03 К 17/00, 1986,Заявка Японии В 60-51140, кл, 6 06 Е11/20, 1985.(57 Цель; повышение надежности. Сущность изобретения: устройство коммутации содержит: Й 1092 Й-входовых сдвиговых регистров (1), Й выходов сдвиговых регистров (2), ЙЙ-входовых мультиплексоров (3), Й выходов устройств коммутации (4), 1 вход загрузки адреса (5), 1 од 2 Й-входовой дешифратор(6), Й выходов дешифратора (7), 1 Й-входовой регистр, реализованный на триггерах со счетными входами (8), Й выходов регистра, реализованного на триггерах со счетными входами (9), 1 группу из Й двухвходовых элементов И (10), Й входов устройства, коммутации (11), 2 блока свертки по модулю два (12, 14), 1 выход блока свертки по модулю два (13), 1 инвертор (15), 1 выход инвертора (16). 1 ил,Изобретение относится к области автоматики и вычислительной техники и может быть эффективно использовано при организации коммутации блоков вычислительной системы.Целью изобрегения является повышение надежности схемы коммутации структурных блоков вычислительной системы.На чертеже представлена структура предлагаемого устройства коммутации.Устройство коммутации содержит группу из Йо 92 Й-входовых сдвиговых регистров 1, выход 2 каждого (кроме последнего) из которых подключен на вход последующего, при этом выход каждогосдвигового регистра заведен на вход выборки адреса -го мультиплексора 3 =1,Й), выходы 4 которых являются выходами схемы устройства коммутации. Кроме того, вход 5 первого, сдвигового регистра является входом загрузки адреса шиной адреса) и входом дешифратора 6, выходы 7 которого скоммутированы со входами Й-входового регистра, реализованного на триггерах со счетными входами 8, -й выход 9 которого связан с первым входом -го двухвходового элемента И 10, а второй вход -го элемента И подключен к -ой информационной шине 11 устройства коммутации (=1,Й), при этом выход каждого элемента И является входом блока 1 свертки по модулю два 12, выход которой 13 является первым сигналом ошибки схемы устройства коммутации, причем выходы устройства коммутации заведены на входы блока 2 свертки по модулю два 14, выход которого подключен к инвертору 15, при этом выход инвертора 16 является вторым сигналом ошибки устройства коммутации.Рассмотрим работу устройства коммутации в системном режиме. На вход 5 последовательно поступают адреса настройки мультиплексоров 3, которые за Й тактов сдвига заносятся во все сдвиговые регистры 1, В течение каждого такта с помощью дешифратора 6 и регистра, реализованного на триггерах со счетными входами 8 происходитформирование признака изменения четности относительно числа повторения каждого адреса, заносимого в сдвигов ые регистры. После окончания Й-го такта сдвига на информационные входы каждого -го (=1 Й) мультиплексора 3 поступает входная информация по шине 11, которая в зависимости от кода адреса, подаваемого на адресный вход с -го сдвигового регистра коммутируется на выходы схемыкоммутации 4, При этом сигнал, поступающий на любой входустройства коммутации 11 будет участвовать в формировании сигнала на выходе блока 1 свертки по модулю два 13 один раз, если он проходит через нечетное число мультиплексоров 3 и не проходит на блок 12, если через четное число раз). Таким об разом, группа из Й элементов И формируетвектор, четность которого соответствует четности выходного вектора устройства коммутации при различных информационных потоках адресов и данных. Блоки 1 и 2 10 свертки по модулю два (12 и 14) являютсяформирователями сигналов ошибки устройства коммутации сигналы 13 и 16), При нормальной работе устройства коммутации на выходах 13 и 16 формируются взаимнопро тивоположные сигналы О, 1 либо 1, О, чтообеспечивается с помощью инвертора 15.Случай, когда на выходах 13 и 16 имеет место равенство сигналов является признаком ошибки в схеме коммутации (см. стр. 316- 20 317 в книге К,Г.Самофалов, А.М,Романкевич, В,Н,Валуйский, Ю.С.Каневский, М,М.Пиневич "Прикладная теория цифровых автоматов", К.; Выща школа, 1987),Таким образом, технико-экономическаяэффективность заявляемой схемы коммутации по сравнению с прототипом определяется повышенной надежностью за счет обнаружения ошибок нечетной кратности.С наибольшей эффективностью можно 30 использовать заявляемую схему коммутации для организации взаимодействия различных блоков вычислительных систем,формула изобретения Устройство коммутации, содержащее ,35 группу соединенных последовательно сдвиговых регистров, вход первого из которых соединен с шиной адреса, и группу мультиплексоров, выходы которых являются выходами устройства коммутации, о.т л и ч а ю щ е е с я тем, что, с целью повышения надежности работы введены одфМ-входовой дешифратор (Й - число входов устройства коммутации), входы которого подключены к шине адреса, при этом выходы дешифрато ра соединены с входами Й-входового регистра, выполненного на триггерах со счетными входами, -й выход которого соединен с первым входом -го двухвходового элемента И (=1.Й), а второй вход -го эле мента И подключен к -й информационнойшине устройства коммутации, к которой подключены также соответствующие входы мультиплексоров, адресный вход каждого из которых соединен с выходом соответст вующего сдвигового регистра, при этом выход каждого элемента И соединен с входом первого блока свертки по модулю два, а выходы устройства коммутации подключены к входам второго блока "свертки" по модулю два, выход которого соединен с входом1802404 Составитель Л.СкобелеваТехред М.Моргентал Корректор Т,Палий Редактор Заказ 851 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 инвертора, при этом выход первого блока свертки по модулю два и выход инвертора являются соответственно выходными шинами первого и второго сигналов ошибки,