Устройство для измерения амплитудного значения основной гармонической составляющей периодического сигнала

союз советскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19/02 ОПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.С.Глущенко, А.П.ВВ, Б. Кудряшов О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ АМ ЛИТУДНОГО ЗНАЧЕНИЯ ОСНОВНО Я 2, 1629862 А 1 ГАРМОНИЧЕСКОЙ СОСТАВЛЯЮЩЕЙ ПЕРИОДИЧЕСКОГО СИГНАЛА(57) Изобретение относится к измерительной технике и может использоваться в радиотехнике и приборостроении. Цель изобретения - повышение точности измерения амплитудного значения основной гармонической составляющей периодического сигнала, которая достигается применением аналого-цифрового преобразователя 8 и вычислительного блока 9. Устройство содержит также перемножители 1,5, формирователи 2,6 опорных напряжений, интеграторы 3,7, мультиплексор 4, регистр данных 10, блок 11 управления и формирователи опорных напряжений 12 - 15. 1 з.п,ф-лы, 5 ил,10 20 25 30 35 40 45 50 55 Изобретение относится к измерительной технике и может быть использовано в радиотехнике, радиоэлектронике, приборостроении для измерения амплитудного значения и фазового сдвига основной гармонической составляющей периодического сигнала,Цель изобретения - повышение точности измерения амплитудного значения основной гармонической составляющей периодического сигнала за счет осуществления аналого-цифрового преобразования ортогональных сигналов и обработки результатов преобразования в вычислительном блоке.На фиг, 1 показана структурная схема устройства для измерения амплитудного значения основной гармонической составляющей периодического сигнала; на фиг. 2 - схема блокэ управления; на фиг. 3 - схема вычислительного. блока; на фиг, 4 и 5 - временные диаграммы, иллюстрирующие работу устройства.Устройство для измерения амплитудного значения основной гармонической составляющей периодического сигнала фиг,1) содержит первый аналоговый умножитель 1, первый вход которого является входом устройства, второй вход соединен с выходом первого формирователя 2 опорного напряжения, а выход умножителя 1 - с входом первого интегратора 3, выход которого соединен с первым информационным входом мультиплексора 4, второй аналоговый умно- житель 5, первый вход которого соединен с первым входом первого умножителя 1, второй вход - с выходом второго формирователя б опорного напряжения, а выход второго умножителя 5 - с входом второго интегратора 7, выход которого соединен с вторым информационным входом мультиплексора 4, аналого-цифровой преобразователь АЦП) 8, вход которого соединен с выходом мультиплексора 4, а выходы - с входами вычислительного блока 9, выходы которого соединены с входами регистра 10 данных, выходы которого являются выходами устройства, блок 11 упоавления, первый вход которого соединен с управляющим выходом АЦП 8, а выходы блока управления 11 - соответственно с первыми входами управления интеграторов 3,7 и первым входом управления вычислительного блока 9, первым входом управления мультиплексора 4, вторым входом управления первого интегратора 3 и вторым входрм управления мультиплексора 4, входом запуска АЦП 8 и вторым входом управления вычислительного блока 9, входом синхронизации АЦП 8, вторым входом управления второго интегратора 7 и входом управления регистра 10данных,Устройство содержит также третий 12, четвертый 13, пятый 14, шестой 15 формирователи опорных напряжений, вход первого 2, первый вход второго б, второй вход шестого 15 формирователей объединены и подкл,очены к первой фазе сети, второй вход второго 6, вход третьего 12, первый вход четвертого 13 формирователей объединены и подключены к второй фазе сети, второйвход четвертого 13, вход пятого 14, первый вход шестого 15 формирователей объединены и подключены к третьей фазе сети, а выходы шести формирователей соединены соответственно с вторым - седьмым входами блока 11 управления,Мультиплексор содержит два электронных ключа, выходы которых объединены и являются выходом мультиплексора, Информационные входы ключей являются первым и вторым информационными входами, а управляющие входы ключей - первым и вторым управляющими входами мультиплексора,Блок 11 управления (фиг,2) содержит шесть компараторов 16-116-6, входы которых являются входами блока, три двухвходавых элемента ИСКЛЮЧАЮЩЕЕ ИЛИ17-117-3, входы которых соединены с выходами первого и второго, третьего и четвертого, пятого и шестого компараторов 16-116-6 соответственно, а выходы первых двух элементов 17-1, 17-2 - с входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, выход которого соединен с первым, а выход третьего элемента 17-3 - с вторым входом первого инвертирующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19, выход которого соединен с входом делителя 20 частоты на 13 и первым информационным входом дешифратора 21. Первые два выхода делителя 20 частоты соединены с вторым и третьим информационными входами дешифратора 21, а третий - с входом управления дешифратора 21, выход которого соединен с входом обнуления счетчика 22 и входом первого инвертора 23, выход которого соединен с входом синхронизации первого триггера 24 и является выходом 25 блока 11 управления,Выход счетчика 22 соединен с входом второго инвертора 26, выход которого соединен с первым входом первого элемента 2 И - НЕ 27, выходом соединенного с входом синхронизации счетчика 22. Выход второго инвертора 26 является выходом 28 блока 11 управления. Выход счетчика 22 также соединен с входом синхронизации второго триггера 29 и первым входом второго элемента 2 И - НЕ 30, выход которого являетсявыходом 31 блока 11 управления. Блок 11также содержит генератор 32 тактовых импульсов, выход которого соединен с входомделителя 33 частоты, первый выход которого является выходом 34 блока 11 управления, а второй выход соединен с вторымвходом первого элемента 2 И - НЕ 27, третийинвертор 35, выход которого соединен свходами обнуления двух триггеров 24,29 ивторым входом второго элемента 2 И - НЕ 30. 10Вход третьего инвертора 35 является входом 36 блока 11 управления и соединен спервым входом третьего элемента 2 И-НЕ37, выход которого является выходом 38блока 11 управления, э второй вход соединен с выходом второго инвертора 26. Инверсные выходы двух триггеров 24, 29соединены с входами второго инвертирующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 39,выход которого является выходом 40 блока 2011 управления.Вычислительный блок 9 может быть выполнен по схеме, как показано на фиг,З. Онсодержит квадратор 41, входы которого являются входами блока, сумматор 42, первая 25группа входов которого соединена с выходами квадратора 41, блок 43 триггеров, информационные входы которого соединены свыходами сумматора 42, блок 44 извлечения квадратного корня, входы которого соединены с выходами блока 43 триггеров ивторой группой входов сумматора 42. Выходы блока 44 извлечения корня являютсявыходами вычислительного блока 9.Устройство работает следующим образом.Измеряемый сигнал подается на входустройства, Входной сигнал можно представить в видеП 40Овх =О з)п (йАс 1 + р,),где О - амплитуда гармонической составляющей, где 1=1,2в - угловая частота основной гармонической составляющей;р - фазовый сдви относительно опорного напряжения.Формирователи опорных напряженийвырабатывают из трех фэзных напряженийА,В,С, шесть сигналов опорных напряжений. Первый 2, третий 12, и пятый 14 формирователи вырабатывают опорныенапряжения Ооп 1, Осю Ос,з, которые сдвинуты одно относительно другого на 120(фиг, 4 а,б,в), Второй б, четвертый 13 и шестой 15 формирователи вырабатывают опорные напряжения Ооп 1, Осп 2, Осиз, которыесдвинуты относительно первых трех на 90соответственно (фиг, 4 г,д,е). В умножителе)1 Оо02г где т - . постоянная времени интегрирования.Сигналы 02, 02 поступают на вход АЦП 8 через мультиплексор 4 и преобразуются в цифровой код в интервалах времени от Ь до 11 и от с 2 дод тз соответственно (фиг.5). В интервалах времени от 12 до т 4 и от тз до 14 происходит обнуление интеграторов 3 и 7 соответственно. Интервал времени Л с необходим для преобразования в цифровой код выходных сигналов интеграторов 31 и обнуления интеграторов 31. Выходные сигналы АЦП 8 в порядке преобразования поступают в вычислительный блок 9, амплитудное значение которых определяется по формуле где 02, 02 - значения выходных напряжений интеграторов 3,7 в цифровом коде,Блок 11 управления вырабатывает сигнал "Упр.1" (фиг. 4 ж), который подается с 1 происходит умножение входного сигналана сигнал опорного напряжения Оп 1, которое можно представить в видеОоп 1 = Оо з)п и 1,где О - амплитудное значение опорногонапряжения,Выходной сигнал умножителя 1 можетбыть представлен в виде01= М 1 Овх Ос, з)п со 1,где К 1 - коэффициент передачи умножителя.В умножителе 5 происходит умножениевходного сигнала на сигнал опорного напряжения Ооп 1. которое можно представить в видеО п 1 = О соз а 1.Выходной сигнал умножителя 5 можетбцть представлен в виде01 =к 1 Я О созв 1.Сигнал 01 поступает на интегратор 3,сигнал 01 - на интегратор 7, и они интегрируются в интервалах времени от п(Т+ Ь 1) до5 10 15 20 50 выхода 25 на входы управления ключей интеграторов 3,7 и первый вход управления вычислительного блока 9, сигнал "Упр.2" (фиг,4 з), который подается с выхода 38 на первый вход управления мультиплексора 4, сигналы "Упр.З", "Сбр,1" (фиг,4 и), которые подаются с выхода 28 на второй вход управления мультиплексора 4 и вход управления ключа интегратора 3, сигнал "Сбр.2" (фиг,4 к), который подается с выхода 31 на вход управления ключа интегратора 7 и вход управления регистра 10 данных, сигнал "Запуск" (фиг.4 и), который подается с выхода 40 на вход запуска АЦП 8 и второй вход вычислительного блока 9, сигнал синхронизации "С", который подается с выхода 34 на соответствующий вход АЦП 8, сигнал "Конецпреобразования" которого с управляющеговыхода подается на вход 36 блока 11 управления. Формула изобретения 1, Устройство для измерения амплитудного значения основной гармонической составляющей периодического сигнала, содержащее два аналоговых умножителя, первые входы которых соединены с входом устройства, а выходы соединены с входами двух интеграторов соответственно, первый формирователь опорного напряжения, выход которого соединен с вторым входом первого перемножителя, второй формирователь опорного напряжения, выход которого соединен с вторым входом второго перемножителя, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерения амплитудного значения основной гармонической составляющей периодического сигнала, в него введены мультиплексор, аналого-цифровой преобразователь, блок управления, регистр данных, третий, четвертый, пятый и шестой формирователи опорных напряжений, причем информационные входы мультиплексора соединены с выходами интеграторов, вход аналого-цифрового преобразователя соединен с выходом мультиплексора, а выходы соединены с входами вычислительного блока, выходы которого соединены с входами регистра данных, выходы которого являются выходами устройства, первый вход блока управления соединен с управляющим выходом аналого-цифрового преобразователя, а выходы блока управления соединены с первыми входами управления интеграторов и первым входОм управления вычислительного блока, первым входом управления мультиплексора, вторым входом управления первого интегратора и вторым входом управления мультиплексора, входом запу 25 30 35 40 45 скэ аналого-цифрового преобразователя и вторым входом управления вычислительного блока, входом синхронизации аналогоцифрового преобразователя, вторым входом управления второго интегратора и входом управления регистра данных, вход первого, первый вход второго, второй вход шестого формирователей объединены и подключены к первой фазе сети, второй вход второго, вход третьего, первый вход четвертого формирователей обьединены и подключены к второй фазе сети, второй вход четвертого, вход пятого, первый вход шестого формирователей объединены и подключены к третьей фазе сети, а выходы шести формирователей соединены соответственно с вторым, третьим, четвертым, пятым, шестым, седьмым входами блока управления.2. Устройство поп,1, отл и ч а ю ще ес я тем, что блок управления содержит шесть компараторов, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, три инвертора, три элемента И-НЕ, два триггера. три счетчика, дешифратор, генератор тактовых импульсовпричем входы компараторов являются вторым - седьмым входами блока управления, э выходы подключены соответственно к первым и вторым входам первого, второго, третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого, второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому и второму входам четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому входу пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсией, второй вход которого подключен к выходу третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход подключен к входу первого счетчика-делителя частоты на 13 и первому входу дешифраторэ,второй, третий, четвертый входы которого подключены к выходам делителя частоты на 13, выход дешифратора подключен к входу первого инвертора, второму входу второго счетчика, первый вход которого подключен к выходупервого элемента И - НЕ, первый вход которого подключен к выходу второго инвертора, вход которого подключен к выходу второго счетчика, первому входу второго элемента И - НЕ, первому входу второго триггера, генератор, выход которого подключен к входу третьего счетчика, первый выход которого является пятым выходом блока управления, и второй подключен к второму входу первого элемента И - НЕ, выход первого инвертора является первым выходом блока управления и подключен к первомувходу первого триггера, выходы первого, второго триггеров соединены с входами шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с инверсией, выход которогоявляется четвертым выходом блока управления, первым входом которого является вход третьего инвертора и первый вход третьего элемента И - НЕ, выход которого является вторым выходом блока управления, а второй вход подключен к выходу второго инвертора и является третьим выходом блока управления, шестой выход которого является выходом второго элемента И-НЕ, к второму входу которого подключен выход 5 третьего инвертора и вторые входы первогои второго триггеров,.Данко едак Заказ 437 Тираж 415 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1 Составитель Е,ИлюшТехред М. Морге нтал н Корректор М.Кучерява