Устройство для формирования кодовых последовательностей

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИ ХРЕСПУБЛИК ЯО 155 5 1)5 Н 03 К 3/64 ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР САНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯКОДОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ(57) Изобретение может быть использовано в системах автоматической обработки данных. Цель изобретения - .павьппение инФормативности формируемокодовой последовательности, Устройство для формирования кодовых наспедовательностей Формирует многоразрядные кодовые последовательности по известным временным интервалам Д межд(21) (22) (46) (71) тут (72) Ая,В и Е,соседними переключениями выход райства и поставленным им в са вие группам кодов переключаемь ходов устройства (каналов )пр интервалы Дй измеряются как в тах, так и в у раз больших еди Устройство содержит генератор пульсов, П-триггер 3, элемент и элементы ИЛИ 1 и 18, осущест щие начальную установку, запуск иостановку устройства, делитель 7 частоты, элемент 1 О задержки и счетчик17 импульсов, отмеряющие такты временных интервалов йе, счетчики 8и 9, организующие обращение к блокам11 и 13 памяти, которые хранят соответственна коды временных интерваловД и соответствующие им группы кодовномеров каналов, блок 20 сравнения,выявляющий такт, предшествующий переключению выходов устройства, формирователи 4 и 16 коротких импульсови ВЯ-триггер б, обеспечивающие считы1554115 50 ваиие группы кодов номеров каналов из блока 13 памяти через регистр 19 на входы демультиплексора 21, преобразующего информацию в унитарные ко 5 ды, Эти коды единичными значениями инвертируют состояния входных Т-триггеров блока 22 каналов Формирования кодов, которые с наступлением слеИзобретение относится к импульснойтехнике и может быть использовано всистемах автоматической обработкиданных,На чертеже представлена Функциональная схема устройства для Формирования кодовой последовательности. 20Цель изобретения - повышение информативности формируемой кодовойпоследовательности за счет ее воспро-,изведения в больших пределах,На чертеже показана схема устройства,Устройство содержит первый элементИЛИ 1, генератор 2 импульсов, 0-триггер 3, первый формирователь 4 коротких импульсов, элемент И 5, ВЯ-триггер 6, первый делитель 7 частоты,первый счетчик 8 адреса, второй счетчик 9 адреса, элемент 10 задержки,первый блок 11 памяти, второй делитель 12 частоты, второй блок 13памяти, третий блок 14 памяти, коммутатор 15, второй формирователь 16коротких импульсов, счетчик 17 импуль сов, второй элемент ИЛИ 18, регистр19, блок 20 сравнений, демультиплексор 21, блок 22 каналов формированиякодов, шину 23 запуска, шину 24 останова, шину 25 начальной установки,выходные шины 26, Первый:вход элемента ИЛИ 1 соединен с шиной 24 останова, второй вход - с выход 0 м старшеворазряда счетчика 8 адреса, а выходсоединен с К-входом В-триггера 3,синхровход которого соединен с шиной 23 запуска устройства, а выход -с первым входом элемента И 5, второйвход которого соединен с выходомгенератора 2 импульсов, а выход - сосчетным входом счетчика 9 адреса ивходом делителя 7 частоты, установоч 55ный вход которого объединен с установочным входом счетчика 9 адреса,входом сброса счетчика 8 адреса; входом сброса блока 22 каналов формиродующего такта сообщают свои значениявыходным П-триггерам блока 22 и соответственно выходам устройства, Блок13, делитель 12 частоты и коммутатор 15 обеспечивают отсчет интервалов Ю в у тактах, что повышаетинформативность и приводит к снижению объема памяти блока 11, 1 ил. вания кодов, первым входом элемента ИЛИ 18 и подключен к шине 25 начальной установки. Выход делителя 7 частоты соединен с входом элемента 10 задержки выход которого соединен с первым информационным входом коммутатора 15 и с входом делителя 12 частоты, установочный вход которого соединен с выходом элемента ИЛИ 18, входом сброса регистра 19, установочным входом счетчика 17 импульсов, К-входом КЯ-триггера б, а выход соединен с вторым информационным входом коммутатора 15, выход которого соединен со счетным входом счетчика 17 импульсов, с синхровходом блока 22 и с синхровходом блока 14 памяти, выход которого соединен с управляющим входом коммутатора 15, Информационные выходы счетчика 17 импульсов соединены с первыми входами блока 20 сравнения, вторые входы которого соединены с выходами блока 11 памяти, адресные входы которого соединены с адресными входами блока 14 памяти и выходами счетчика 8 адреса, счетный вход которого соединен с инверснымовыходом ВЯ-триггера 6, прямой выход которого соединен с входом разрешения счета счетчика 9 адреса и входом выборки 1.3 памяти, адресные входы которого соединены с выходами счетчика 9 адреса, управляющий выход блока 13 памяти через формирователь 1 б соединен с вторым входом элемента ИЛИ 18, а выходы блока 13 памяти - с инфор" мационными входами регистра 19, выходы которого соединены с адресными входами демультиплексора 21, выходы которого с первого по и-й соединены с соответствующими информационными входами блока 22, а ин" версный вход управления демультиплексора 21 соединен с инверсным выходом блока 20 сравнения, прямой выход которого через формирователь 4 соеди 5 15541нен с Б-входом ВЯ-триггера 6, выходыблока 22 являются выходными шинами26 устройства. Каждый канал блока 22каналов Формирования кодов содержитв себе последовательно соединенныеТ-триггер и Р-триггер. СинхровходыР-триггеров каналов подключены ксинхровходу блока каналов, Е-входыТ"триггера и Р-триггера канала под 10ключены к входу сброса блока каналов,счетные: входы Т-триггеров каналовявляются инФормационными входамиблока каналов, а выходы Р-триггеровканалов являются выходами блока каналов.Устройство работает следующим образом,В блоке 11 памяти хранится последовательность кодов временных интервалов Дмежду соседними переключениями выходов устройства.Если временной интервал ЙС лежит вв пределах25у 4 ЛС 1 У( у),где у- увеличенное на единицу максимальное значение, принимаемое счетчиком 17;301"= 2 (а - разрядность счетчика 17)ато временной интервал д 1 представ 1ляется как Ж = ДС у+ д Еф;Д 1 у; М "( у, а в блоке 11 хранятся величины Л и Л". 35Если временной интервал д 1 )у(Т), то он представляетсячерез несколько интервалов типаЛЕ., имеющих вес у, и интервал Д",Например, при у= 16 временной интервал Дй = 300 представляется через интервалы Ле , = 15; Дс = 3л д" = 12, так как 15 х 16+Зх 16++12 = 300, В блоке 11 для этого случая хранятся коды величин Дй= 15; 45ЮЕ=Зи Л" =12,В одноразрядном блоке 14 памяти хранится последовательность бит ин 0 Формации, взаимооднозначно соответствующих кодам временных интервалов блока 11 памяти, причем для каждого кода Дсц и д 1 бит принимает соответственно нулевое и единичноезначения. Взаимооднозначное соответствие устанавливается за счет объединения адресных входов блоков 11 и 14 памяти,бВ блоке 13 памяти, хранятся последовательно группы иэкодов (х=1,п), каждая группа содержит кодыномеров каналов блока 22 (или, чтото же самое, номеров выходных шин26), изменяющих свои состояния вмомент времен на который указывает соответствующий временнойинтервал Д С,Если временной интервал д разбивается на части, то всем полученным интервалом типа ЛС ставятся всоответствие группы, состоящие изодного нулевого кода, а интервалуДй " назначается группа кодов, относящаяся ко всему временному интервалу д. В группе коды номеров блока22 каналов перечисляются в произвольном порядке. Код номера канала содержит дополнительный разряд, принимающий в последнем коде каждой группы единичное значение и нулевое значение в других кодах, Этот признакокончания группы кодов считывается суправляющего выхода блока 13 памяти.Перед пуском устройства сигналом "На.чальная установка", поступающим нашину 25, сбрасывается в ноль счетчик 9 адреса, триггеры блока 22 кана.лов (выходные шины 26), устанавливаются в единичное значение триггерыделителей 7 и 12 частоты и счетчика9 адреса, а через элемент ИЛИ 18,сбрасывается в ноль также регистр 19,БЯ-триггер 6 и устанавливаются вединичное значение все триггеры счетчика 17,Импульс запуска, поступающий пошине 23 на сихровход Р-триггера 3,устанавливает его в единичное состояние (инФормацимшый вход Р-триггеразапитан уровнем лог, "1"1, разрешаяпрохождение импульсов с генератора 2импульсов через элемент И 5 на счетный вход счетчика 9 адреса и черезделитель 7 частоты - на вход элемен-,та 10 задержки. С выхода элемента 10 задержанные импульсы СИ,- от-.меряющие такты работы устройства,поступают на первый инФормационныйвход коммутатора 15, а через делитель 12 частоты - на второй инФормацйонный вход коммутатора 15. Первый импульс с выхода элемента 10задержки поступает одновременно наоба инФормационных входа коммутатора 15 (делитель 12 частоты под действием первого импульса переходит внулевое состояние с выработкой на выхОде импульса СИ). При этом коммутатор 15 независимо от значения сигнела на управляющем входе передает импульс на счетный вход счетчика 17, устанавливая все его триггеры в следующее нулевое состояние, Код с выходов счетчика 17 поступает на первые входы блока 20 сравнения, В это время блок 11 памяти считывает по нулевому адресу, поступающему с выходов счетчика 8 адреса, первый код временного интервапа Д. По тому же андресу с выхода блока 14 памяти считывается бит В информаций, который пос.тупает на управляющий вход коммутатОра 15 и обеспечивает подключение на его выход синхросигнала с выхода элемента 1 О задержки при В-.=О и синхрОсигнала с выхода делителя 12 частбты при В=1, При этом на счетный вход счетчика 17 поступают синхросигналы СИ в каждом такте работы устройства, если считан код временного 25 интервала типа дед,.и синхросигналы Ь с частотой следования в у раз меньше, чем СИ, если считан код временного интервала типа дГКод с выхода блока 11 памяти поступает на вторые входы блока 20 сравнения, который уменьшает значение кода на единицу кяадшего разряда и сравнивает полученный результат с кодом счетчика 17, При совпадении сравниваемых кодов сигнал лог, 0 си 11 35 иНверсного выхода блока 20 сравнения поступает на инверсный вход управления демультиплексора 211 а единичный сигнал с прямого выхода блока 20 сравнения поступает на формирователь 4, При этом формируется короткий единичный импульс, устанавливающий по Я-входу КЯ-триггер 6 в единичное состояние, Единичный сигнал с прямого 45 выхода ВЯ-триггера 6 подается на вход выборки блока 13 памяти и вход разрешения счета счетчика 9 адреса, который под действием синхроимпульсов, поступающих на его счетный вход, начинает изменять свой состояние формируя ва адресном входе блока 13 памяти по",следовательность значений адреса, По этим адресам с выхода блока 13 через регистр 19 считываются коды номеров55 каналов блока 22 на адресньп вход демультиплексора 21, обеспечивая последовательное инвертирование состояний соответствующих Т-триггеров блока 22 каналов (через информационныевходы блока 22 каналов).Одновременно со считыванием изблока 13 памяти последнего кода номера канала блока 22 с управляющеговыхода блока 13 памяти снимается еди.ничный сигнал признака окончаниягруппы,Этот сигнал поступает навход Формирователя 16, с выходакоторого короткий импульс поступаетчерез элемент ИЛИ 18 на вход сбросарегистра 19, К-вход ВЯ-триггера 6 ина входы установки делителя 12 частоты и счетчика 17, При этом происходит обнуление регистра 19, установка в "0" ВЯ-триггера 6 и установкатриггеров делителя 12 частоты и счетчика 17 в единичное состояние. Сигналы с прямого и инверсного выходовВЯ-триггера 6 соответственно останавливают изменение состояний счетчика9 адреса и переводят в следующее состояние счетчик 8 адреса, При этом изблока 11 памяти считывается следующийкод временного интервала Д С. Этот кодсравнивается блоком 20 сравнения скодами, сменяющимися на выходах счетчика 17 под действием синхроимпульсовСИ или СИ (в зависимости.от значениясчитанного из блока 4 памяти, битаинФормации),Следующий синхроимпульс СИ, появляющийся на выходе элемента 10 задержки, поступает на синхровход блока 22 каналов, обеспечивая переписьинформации с его входных Т"триггеров в выходные В-триггеры, с выходовкоторых сформированные сигналы поступают на шины 26 устройства,Если временной интервал ДС быпразбит на несколько интервалов, тодля каждого из полученных интерваловтипа Дф из блока 13 памяти будетсчитана группа кодов состоящая изодного нулевого кода, Под действиемэтого кода, переписанного в регистр19, демультиплексор 21 изменяет свойнулевой выход, неподключенный к информационным входам блока 22 каналов. Таким образом, переключений нашинах 26 устройства в точках разбиениявременного интервала Ь на частине происходит,С каждыМ синхроимпульсом СИ илиСИ, появляющимся на счетном выходесчетчика 7, этот счетчик увеличивает значение кода на его выходе наединицу, При достижении кодом зна5411510 1 О 15 20 25 30 Устройство для формирования кодовых последовательностей, содержащее генератор импульсов, первый и второй элементы ИЛИ, Р-триггер, КЯ-триггер, первый и второй формирователи коротких импульсов, элемент И, первый делитель частоты, первый и второй счетчики адреса, элемент задержки, первый и второй блоки памяти, счетчик импульсов, регистр блок сравнения, демультиплексор, блок:каналов формирования кодов, первый вход первого элемента ИЛИ соединен с шиной останова устройства, второй вход первого элемента ИЛИ - с выходом старшего разряда первого счетчика адреса, а выход соединен с К-входом Р-триггера, синхровход которого соединен с шиной запуска устройства, а выходс первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, а выход - со счет" 915чения, на единицу меньшего величиныкода ЛС (типа дС или д С ), блок20 сравнения устанавливает этот факти цикл подготовки и изменения значений сигналов на шинах 26 1 с приходомследующего соответствующего синхросигнала повторяется.Завершается работа устройствапри установке в единичное значениестаршего разряда счетчика 8 адреса.Это значение поступает через элеметИЛИ 1 на К-вход Р-триггера 3, который переходит при этом в нулевое состояние, запрещающее прохождениеимпульсов генератора 2 через элементИ 5, Завершение работы устройства может быть также достигнуто подачейединичного значения на К-вход Р-триггера 3 через шину 24 останова иэлемент ИЛИ 1,Таким образом, данное устройствопозволяет отсчитывать временные интервалы Дне только в тактах работы устройства, но также и в у разбольших единицах измерения, что приводит к увеличению информативности .формируемой кодовой последовательности, а также обеспечивает снижениетребуемого объема памяти блока 11 дляхранения кодов интервалов д прибольших отрезках времени между смеж 1ными переключениями сигналов на вы"ходных шинах устройства,Формула изобретения ным входом второго счетчика адреса и входом первого делителя частоты, установочный вход которого соединен с установочным входом второго счетчика адреса, входом сброса первого счетчика адреса, входом сброса блока ка налов формирования кодов, первым вко, дом второго элемента ИЛИ и подключен к шине начальной установки устройства, а выход первого делителячастоты соединен с входом элементазадержки, информационные выходысчетчика импульсов - с первыми входа-.мн блока сравнения, вторые входы которого соединены с выходами первогоблока памяти, адресные входы которого соединены с выходами первого счетчика адреса, счетный вход которого соединен с инверсным выходом 23-триггера, прямой выход которого соединенс входом разрешения счета второгосчетчика адреса, выходы которого соединены с адресными входами второго блока памяти, выходы которого соединены с информационными входами регистра, выходы которого соединены садресными входами демультиплексора,выходы которого с первого по и-й соединены с соответствующими информационными входами блока каналов формирования кодов а инверсный вход управления демультиплексора соединен синверсным выходом блока сравнения,прямой выход которого через первыйформирователь коротких импульсов соединен с Я-входом КЯ-триггера, К-входкоторого соединен с входом сброса регистра, установочным входом счетчика 40 импульсов и выходом второго элемента ИЛИ, второй вход которого соединен с выходом второгоформирователякоротких импульсов, вход которогосоединен с управляацим выходом вто рого блока памяти, выходы блока каналов являются выходными шинами устрой. ства, о т л и ч а ю щ е е с я тем,что, с целью повышения информативности формируемой кодовой последователь ности, в него введены второй делительчастоты, третий блок памяти и коммутатор, причем адресные входы третьего блока памяти соединены соответственно с адресными входами первогоблока памяти, синхровход третьегоблока памяти соединен с сннхровходомблока каналов формирования кодов,счетным входом счетчика импульсов ивыходом коммутатора, а выход - с уп2 1554115 Корректор С,Шекмар Заказ 464 Подписное Тираж бб 4 ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,101 раапякщим входом коммутатора, пер 1 вый информационный вход которого соединен с выходом элемента задержки и входом второго",делителя частоты, установочный вход которого соединен с Составитель В, ЧижовРедактор М,Петрова Техред А.Кравчук выходом второго элемента ИЛИ, а выход - с вторым информационным входомкоммутатора, прямой выход ВЯ-триггерасоединен с входом выборки второгоблока памяти,