Устройство для выделения текущей фазы

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Со К ения ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ И ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР У 788023, кл. С О К 25/00, 1978, (54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ТЕКУЩЕЙ ФАЗЫ(57) Изобретение относится к устрой ствам выделения текущей фазы случайных детерминированных процессов и может быть использовано для исследования закономерностей изменения во времени. текущей фазы прямых и рассеянных сигналов пассивной и активной радиолокации и гидролокации. Целью изобретения является расширение диапазона рабочих частот. Текущая фаза с дискретностью Р/2 регистрируется в многоразрядном реверсивном счетчике 13, изменение кода которого пропорционально изменению текущей фазыво времени. Изменение текущей фазына угол л /2 определяется индикаторами 9 и 10. Устройство дополнительносодержит генератор 1 синусоидальногонапряжения, фаэовращатель 2, перемножители 3 и 4, фильтры 5 и.6 низкойчастоты, компараторы 7 и 8, логические элементы ИЛИ 1 и 12, Устройстволегко сопрягается со стандартными вычислительными средствами и охватывает широкий диапазон рабочих частот,включая СВЧ-диапазон. 2 э.п. ф-лы,4 илИзобретение относится к устройствам выделения текущей фазы случайныхдетерминированных процессов и можетбыть использовано для исследованиязакономерностей изменения во временитекущей фазы прямых и рассеянных сигналов пассивной и активной радиолокации и гидролокации.Цель изобретения - расширение диапазона рабочих частот.На Фиг.1 изображена блок-схемапредлагаемого устройства; на фиг.2схема индикатора; на Фиг.3 - схемадифференциатора; на фиг4 - эпюрынапряжений, поясняющие работу дифференциатора.Устройство содержит генератор 1синусоидального напряжения, Фазовращатель 2, первый 3 и второй 4 перемножители, первый и второй Фильтры 5и 6 низкой частоты, первый 7 и втоРой 8 компараторы напряжения, первый9 и второй 10 индикаторы, первый 11и второй 12 логические элементы ИЛИ, 25многоразрядный реверсивный счетчик13, Каждый иэ индикаторов содержитлогический инвертор 14, дифференциатор 15, первый 16 и второй 17,третий 18 и четвертый 19 логическиеэлементы И, третий 20 и четвертый21 логические элементы ИЛИ, Дифференциатор содержит первый 22 и второй23 элементы задержки с инверсией,пятый 24 и шестой 25 логические элементы И,Входной сигнал устройства подключен к первым входам перемножителей3 и 4, вторые входы которых подключены к первому и второму выходам 40фазоврашателя 2, вход которогоподключен к выходу генератора 1. Выход перемножителя 3 через последовательно подключенные фильтр 5 и компаратор 8 подключен к втоРому входу 45индикатора 9 и к первому входу индикатора 10. Выход перемножителя 4 через последовательно подключенныефильтр 6 и компаратор 7 подключен кпервому входу индикатора 9 и к второму входу индикатора 10. Первый выход индикатора 9 и второй выход индикатора 10 подключены к входам логического элемента ИЛИ 11, выходкоторого подключен к суммирующему вхо 55ду счетчика 13, Второй выход индикатора 9 и первый выход индикатора 10подключены к входам логического элемента ИЛИ 12, выход которого подключен к вычитающему входу счетчика .13Выход счетчика 13 является выходомустройстваПервый вход каждого индикатора 9и 10 подключен к входу логическогоинвертора 4 и к первым входам логических элементов И 16 и 19. Второйвход каждого индикатора 9 и О подключен к входу дифференциатора 15, первый выход которого подключен к вторым входам логических элементов И 1 1и 19, а второй выход - к вторым входам логических элементов И 16 и 18.Выход логического инвертора 14 подключен к первым входам логических элементов И 11 и 18, Выходы логическихэлементов И 16 и 17 подключены квходам логического элемента ИЛИ 20,выходы логических элементов И 18 и9 подключены к входам логическогоэлемента ИЛИ 21. Выход логическогоэлемента ИЛИ 20 является первым выходом, а выход логического элементаИЛИ 21 - вторым выходом каждого инвертора 9 и 10. Вход дифференциатора15 подключен ко входу элемента 22задержки и к второму входу логического элемента И 25, Выход элемента 22задержки подключен через элемент 23задержки к первому входу логическогоэлемента И 24, ко второму входу этогоже элемента и к первому входу логического элемента И 25, Выход логического элемента И 24 является первымвыходом, а выход логического элемента И 25 - вторым выходом дифференциатора 15.Устройство работает следующимобразом.На вход фазовращателя 2 от генератора 1 поступает синусоидальныйсигнал с частотой , На первом ивтором выходах фазовращателя 2 формируются два синусоидальных сигналас частотой йlсдвинутые относительно друг друга по фазе л /2 и этисигналы поступают соответственнона вторые входы первого 3 и второго4 перемножителей. На первые входы перемножителей 3 и 4 поступает входнойсигнал с средней частотой оБ(г,) = А(г.) з 1.пГо + Ч+Хо 1 ( )где А - огибающая сигнала;о - средняя частота;Ч (Г) - текущая фаза;- начальная фаза,Начальная фаза в дальнейшем нерассматривается, так как она не зави5 152914сит от времени, и она легко измеряется хорошо разработанными обычнымифазометрами в пределах 0- (/2. Текущая фаза может иметь значение по ис 5течению некоторого времени, начиная снекоторого времени т + Г/2 п, и=1,2,3 Выходные сигналы перемножителей 3 и 4, фильтруются фильтрами5 и 6, на выходе которых формируются 10синусная и косинусная составляющиев соответствии с выражениямиС(е) = А(с) созСМ(С); (2)Б(е) = А.впу(г.); (3)где С(С) - косинусная составляющая; 15Б(С) - синусная составляющая,Синусная составляющая с помощьюкомпаратора 8 напряжения, а косинусная составляющая с помощью компаратора 7 напряжения преобразуются в двоич ные сигналы. Индикаторы 9 и 10 инициируют по полярности уровня одногодвоичного сигнала и по полярностиперепада уровней другого двоичного сигнала в соответствии с неравенствами, 25причем для индикатора 9ч(е)обудет приС(с)0 и Б(Е) ) 01С (г.,) т 0 и Б(с) с О,(.) обудет приС с 0 и Б с О;С (С) 0 и Б(1)0.Для индикатора 1091( )обудет приБ ) 0 и С(С,)О,Б(т) с О и С(с)О,Ю (с,)0 40будет приБр 0 и С(г )01Б (с,)0 и С(с)О,где Т, 1, - моменты времени, когдаодин из выходных сигналов компараторов меняетсвой уровень;производные от логических сигналов компараторов 7 и 8 в момент 50времени й,;С(,) и - величины логическихБ(Е ) сигналов компараторов7 и 8 в момент времение. 30 35 55 Дифференциатор работает следующим образом. 4При этом на первом выходе первогоиндикатора 9 или на втором выходевторого индикатора 10 формируются им 4 6пульсы, если приращение (1.)О. Если приращение Ч(С) с О, то на втором выходе первого индикатора 9 и на первом выходе второго индикатора 1 О формируются импульсы. Эти импульсы соответственно поступают на входы первого логического элемента 11 ИЛИ или на входы логического элемента ИЛИ 12. Двоичный счетчик 13 их суммирует, причем с выхода логического элемента ИЛИ 11 со знаком +, а с выхода логического элемента Ш 1 И 12 со знаком в . Изменение кода, снимаемого с выхода счетчика 13 во времени и есть значение текущей фазы во времени с дискретностью ц /2.Индикаторы 9 и 10 работают следующим образомНа первый вход поступает двоичный сигнал, перепады уровней которого соответствуют переходам через нуль синусной (косинусной) составляющей, Причем, положительная часть сигнала соответствует высокому, единичному уровню двоичного сигнала, а отрицательная - низкому, нулевому уровню, На второй вход поступает другой двоичный сигнал, соответствующий косинусной (синусной) составляющейЕдиничный уровень на выходе инвертора 14 соответствует положительной части синусной (косинусной) составляющейЕдиничный уровень на выходе соответствует отрицательной части синусной (косинусной) составляющей. На первом выходе дифференциатора формируется импульс единичного уровня в момент положительного перехода через нуль косинусной (синусной) составляющей. На втором выходе - при отрицательном переходе. На выходе одного из логических элементов И 16 или 17, или 18, или 19 появляется импульс в момент времени, когда косинусная (синусная) составляющая переходит через нуль в соответствии с неравенствами 4-7. Логический элемент ИЛИ 20 объединяет выходы логических элементов И 16 и 17 и на его выходе появляется импульс,если приращение Ч(С) положительное(отрицательное); аналогично на выходе логического элемента ИЛИ 21,если приращение Ч (С) отрицательноеНа вход дифференциатора, а следовательно, на вход первого элемента 22 задержки с инверсией поступает двоичный сигнал. В момент времени, когда отрицательный перепад входного сигнала, на входе и выходе этого элемента на время задержки единичный уровень. Поэтому на выходе логического элемента И 25, а следовательно, на выходе дифференциатора появится импульс единичного уровня. Аналогично при положительном перепаде - на первом выходе дифференциатора появляется импульс, Каждый элемент задержки с инверсией состоит из нечетного количества поснедовдтепьно соединен 1 О 15 ных инверторов.Устройство имеет широкий диапазон рабочих частот, включая СВЧ-диапазон, при использовании цифровых микросхем в блоке логического выделения текущей фазы позволяет свести к минимуму трудозатраты по проектированию и настройкеКроме того, выходная информация 25 устройства Формируется в виде многоразрядного кода стандартного уровня, что ликвидирует погрешность представления текущей фазы (с дискретностью l/2) и позволяет увеличить диндмиче кий диапазон представления текущей фазы до требуемой величины путем увеличения разрядности счетчика, Предлагаемое устройство легко сопрягается со стандартными вычислительными устрой 35 ствами. ф о р м у л д изобретения 1,Устройство для выделения текущейФазы, содержащее дед компардтора напряжения и два индикатора, причем первый вход первого индикатора подключенк второму входу второго индикатора ик выходу первого компаратора, а второй вход первого индикатора - к первому входу второго индикатора и к выходу второго компаратора, о т л ич а ю щ е е с я тем, что, с цельюрасширения диапазона рабочих частот50входного .сигнала, оно снабжено генератором синусоидального сигнала, фазовращателем, двумя перемножителями,двумя фильтрами низкой частоты,двумя логическими элементами ИЛИи реверсивным многоразрядным счетчи-ком причем источник входного сигналаУподключен к первым входам перемножителей, вторые входы которых подключены к первому и второму выходам фазовращдтеля, вход которого подключенк выходу генератора синусоидальногонапряжения, выход первого перемножителя через первый фильтр низкойчастоты подключен к входу второгокомпаратора, выход второго перемножителя через второй фильтр низкойчастоты - к входу первого компаратора, первый выход первого индикатораи второй выход второго индикатораподключены к входам первого логического элемента ИЛИ, выход которогоподключен к суммирующему входу реверсивного многоразрядного счетчика,второй выход первого индикатора ипервый выход второго индикатора подключены к входам второго логическогоэлемента ИЛИ, выход которого подключен к вычитающему входу реверсивногомногоразрядного счетчика, выходыразрядов которого являются выходомустройств,2,Устройство по п.1, о т л ич а ю ц е е с я тем, что, с цельюповышения надежности, каждый из индикаторов содержит первый-четвертыйэлементы И, третий и четвертый элементы ИЛИ, дифференциатор и логический инвертор, вход которого подключенк первым входам первого и четвертогоэлементов И, а выход - подключен кпервым входам второго и третьего элементов И, первый выход дифференциатора подключен к вторым входам второгои четвертого элементов И, а второйвыход дифференциатора - к вторымвходам первого и третьего элементаИ, входы третьего элемента ИЛИ подключены к выходам первого и второгоэлементов И, а входы четвертого элемента ИЛИ - к выходам третьего ичетвертого элементов И, приэтом первым и вторым входами индикатора являются соответственно входыинвертора и дифференциатора, а первым и вторым выходами индикаторасоответственно выходы третьего и четвертого элементов ИЛИ,3.Устройство по п.2, о т л и -ч а ю щ е е с я тем, что, с цельюповышения надежности, дифференциаторсодержит первый и второй элементы задержки с инверсией, пятый и шестойэлементы И, причем вход первого элемента задержки с инверсией являетсявходом дифференциатора и подключенк второму входу шестого элемента И, 1529144 1 Овыход которого является вторым выходом диффереициатора, выход первого элемента задержки с инверсией подключен к первому входу пятого элемента И через второй элемент задержки5 с инверсией, к второму входу пятогоэлемента И и первому входу шестогоэлемента И, выход пятого элемента Иявляется первым выходом дифференциатора.1529144 едактор Т.Пар Корректор, Э.Лончакова аэ 7637/ ирак 7 ВНИИПИ Гос эдательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ен лводс венного113035,ставитель А.Орловхред Л.Сердюкова митета по иэобретениям сква, Ж, Раушская на Подписноеоткрытиям при ГКНТ ССд. 4/5