Многофункциональное устройство для логической обработки бинарных изображений

(71) Институт аметрии Сибирско(56) 1. се П 1 аг Т 11 е Сошр Те яяо гясп 1.Н. шаре ргос тт,20,У 2, НегБе,1 пег НЯРеЫ 1 сдсеяяог.рцгегя, 1(54)(57) 1, ИНОГОФУНКЦИОНАЛЫ 1 ОЕ УСТРОЙСТВО ДЛЯ ЛОГИЧЕСКОЙ ОБРАБОТКИ БИНАРНЫХ ИЗОБРАЖЕНИЙ, содержащее блок управления, И табличных запоминающих блоков,. блок формирования адресов, блок хранения масок и и элементов И, причем вход команды блока управления соединен с входом команд устройства, первый выход гервой группы выходов блока управления соединнеи с адресным нходом группы входов блока хранения масок, второй выход группы выходов блока управления соединен с информационным входом каждого из табличных запоминающих блоков, выход каждого из которых соединен с первым входом ссотьетстнующего элемента И, выходы элементов И образуют выход устройства, о т л и ч а ю - щ е е с я тем, что, с цель.о увеличения производительности, н него вве,дены (П) блоков формсон и (1-1) блоков хра причем адресные ц информационныевхсдь.блоков хранения масок со второго пс и -й объединены и подключенык первой группе выходов блока управлея, второй и третий выходы первогруппьг ньгхсдсн которого подключенык ссответстнуощцм входам адреса иинформационным групгам входов первого блока хранения масок, вход запис масОк аждсгс цз Д блОкОВ хранения масок соединен с соответствующим ныхадсм второй группы выходовблока управления, вьход каждого изП блоков хранения масок соединен свторым входом соответствуощего элемента И, третий вход которого соединен с выходом признака центральногоэлемента соответствующего блока формирования адресов, вход разрешенияобработки каждого блока формирования адресов соединен с выходом уравнсвешваия информационных потоковблока управлеия, 1 -й вход группыинформационных входов-го блокаформирования адресов (=2,3,4;=1,, Ь ) соединен с 1 -м входом группыинЬсрмационных входов устройстваИ=++ 2), вход признака адресакаждого блока формирования адресовсоединен с входом признака адресаустройства, шпЬсрмациснный выходкаждого блока формирования адресовсоединен с адресным входом соответствующего табличного запсмиавщегоблока, вход признаков блока управления, а также информационный входкаждого таблчго запоминающегоблока и цнфсрмациопный вход каждогоблока хранения масок соединены свходом признака устройства, причемблок управления содержит дешифратор,14 1136179 13 Таблица 1 ЦЭ в О/1 О О О/1 О/1 О О 1 О О/1 О/1 О О 1 О/1 О/ Исходным источником информацйи для системы в целом может быть устройство квантования по порогу, введенное в некоторый внешний преобразователь информации., например теле визионного типа. В любом случае можно говорить о 2-градационном кадре (или бийарной матрице) изображе-. ния размерности МЯ, элементы которого помечены индексом (, 1):д=1,Н;10 =1,М. В первом случае для исследования морфологических особенностей иэображения и соответствующих преобразований можно использовать окно из 9 (фиг. 5 а), либо из 5 (фиг. 56) 15 элементов, где один элемент - ЦЭ рассматривается в качестве центрального. Во втором случае для исследования морфологических особенностей изображения используется окно из 7 элементов (фиг. 5 в), один из которых также является ЦЭ. Элементы каждого окна поименованы символами букв латинского алфавита по ходу часовой стрелки, начиная с верхнего справа (табл. 1).Выбор конфигурации окна определяется формой кадра, связностью изображения, формами составляющих его элементов или кластеров (например, 30 изображение ИС есть композиция пря-моугольников, изображение мазка крови - композиция окружностей), типом преобразования или описания, а также соотношением размеров изображения с 35 размером окна. При кадре строго прямоугольной формы окно из 9.элементов наиболее информативно, однако окно из 5 элементов также является достаточным для выявления связности 40 изображения, Кадр строго прямоугольной Формы можно привести к виду,допускающему использование шестнгранного окна,Узор иэ черных и белых элементов,выделенный окном с размером ЗхЗ точки, взаимно однозначно представим9-разрядным двоичным числом, гдезначение "О" или "1" й -го разряда(или просто эталоном) назовем узорс заданным взаимным расположением черных и белых элементов, Таким образом, множество всех возможныхэталонов включает 29, Для выполнениятех или иных преобразований изображения обращаются к эталонам определенного вида, составляющим множество исходного множества. Если исходному множеству эталонов сопоставить ЗУ емкостью 29 бит, а двоичное 9-разрядное число, представляющее выделенный узор, рассматривать в качестве адреса такого ЗУ, а именно табличного (ТЗБ), то заданные эталоны определяют значения соответствующих битов памяти как равные "1", при прочих битах - "О", либо наоборот. Такая пометка эталона (загрузка ТЗБ) должна выполняться на этапе настройки устройства, предотвращающем его работу.П р и м е р. Пусть в процессе обработки изображения требуется принять решение относительно эталонов, перечисленных в табл. 1, где значение "1" отмечает черный элемент;"О" - белый и "О/1" - элемент изображения, состояние которого безразлично, В соответствии с этим получаем шестнадцать кодов адресов, которые перечислены в табл, 2.Таблица 2 Код адреса А А 8 А 16 А 183 387 1 О 110000011 603 623 110010011 193 403 110000111 607 187 39115407 110010111 627 197 111000001 701 449 1 С 5 705 453 20 721 1 Д 1 725 469 25225 229 241 245 483 487 35 499 50340 Таким образом, при загрузке ТЗБ битам памяти перечисленных в табл. 1 адресов присвоено значение "1" (или "0"), при прочих битах фО" (или "1"), 45Особенность работы устройства при использовании 6-гранного окна состоит в возможном переключении одноразрядных ЭЗ блока формирования адресов в зависимости от четности -0 строки, представляющей ЦЭ. Данная особенность определяет специфику компоновки устройства для целей параллельной обработки й информационных потоков. Здесь возможно два слу чая: обработка четного количества потоков; обработка нечетного количества потоков. 111000101 111 01 0001 111010101 011100001 011100101 011110001 011110101 111100011 111100111 111110011 111110111 341 Е 1 345 Е 5 361 Р 1 365 Р 5 743 1 ЕЗ 747 1 Е 7 763 1 РЗ 767 1 Р 7 Впервом случае требование построчной коммутации (переключение)одноразрядных ЭЗ в процессе анализаизображения исключается. Во второмслучае данное требование сохраняется, при этом одноразрядные ЭЗ прнобработке двух смежных информационных потоков должны коммутироватьсясинхронно, но инверсным образом,что требует соответствующей организации в порядке использования инверторов в схеме переключения.Отмеченная особенность устройстваопределена требованием единообразного формирования 9-разрядного адреса, В рассматриваемом случае дваразряда становятся излишними. Использование одноразрядных ЭЗ в схемеблока формирования адресов позволяет фиксировать положение данных разрядов и в последующем кодироватькак "безразличные".Признакактивности/пассивности"очередного элемента кадра, поступающий с выхода блока хранения масокна соответствующий элемент И, определяет дальнейшее прохождение информации.Предлагаемое устройство обработки (в своем активном состоянии)функционирует в двух режимах: режименастройки (приема и отработки команди управляющих данных); режиме автономной работы (приема, анализа и обработки информационных данных, поступающих от изображения).Рассмотрим специфику устройстви блоков и реализуемые ими функции.При этом выходы дешифраторов устройства управления и соответствующиесигналы в случае активизации выходовобозначим символом Е; , где=1,9 - двоичный номер управляющейкоманды,Блок хранения масок (фиг. 4)предназначен для хранения информациио периоде маски (длине цепочки маскирования - Ь); параллельного приемацепочки К 5 бит маскирования г (3=1,и; с 11, , Ь; где иМ;Ь = 2,8), под воздействием управляющего сигнала х , периодическипоступающего от БУ; йотактной выдачисигнала маскирования гз 1 (г =0,11)на вход соответствующего элемента И;потактного циклического сдвига цепочки Р под воздействием постоянно".го - в течение времени Т (начиная с50 ям. 55 четвертого такта обработки информационных данных и до конца отдельного прохода) управляющего сигнала х поступающего от блока управления.Сигнал маскирования г есть 5 призйак "активности/пассйвности" (Ц)-го элемента кадра изображения, который поступает на вход Я-го блока хранения масок в момент времени г., где д=1, , И; .1=1, , М; Яи(г); е=1 с+Ос)о; 1 с=1 И/и- .номер прохода одной плоскости устройства обработки иэ иПЭ; ь - коли. н чество тактов работы устройства,об" работки, требуемых для перехода от 15 одного этапа обработки к другому в пределах одной плоскости.Блок формирования адресов (фиг.З) предназначен для: организации 9-разрядного кода адреса либо из информа ционных данных 22, 21, поступающих одновременно от трех смежных строк изображения (х=2 и+1) либо из данных, поступающих с шины адреса; уравновешивания потоков ин формационных данных в случае, когда используется б-угольная мозаика и количество ПЭ не является четным.Табличный запоминающий блок после загрузки эталонами (размещения по ЗО заданным адресам соответствующих битовых признаков) обеспечивает считывание Е-битового признака соответствия поступившего узора изображения эталонному 35 Е К (а,Ь.,а) = 0,1 где 1=1., и; а, Ъ, ,- битовые признаки, составляющих посту О пившего узора,Элемент И обеспечивает реализацию булевой функции Ъ = Ъ И ЦЭ, г ),где 1=1, , и; Г - признак соответствия узора; ЦЭ " значение центрального элемента узора; г - признак "активности/пассивности" (сигнал маскирования) соответствующего элемента кадра изображения.Блок контроля количества элементов в строках изображения (БЭС) (фиг. 6).обеспечивает реализацию функций х=х(г) (х= 0,1 ) и выдачу соответствующих управляющих воздействий в зависимости от номера (или такта г), поступившего на процессорные элементы набора информационныхданных, начиная с каждого проходакакой"либо плоскости изображения.Блок контроля количества плоскостей (БП) (фиг. /) обеспечивает учетпроходов отдельной плоскости по сигналу х 4 учет числа обработанныхплоскостей; выдачу соответствующихуправляющих воздействий.Блок буферных регистров масок(фиг. 8) обеспечивает складированиев свои -е элементы памяти последовательности -х цепочек маскирования (х=1. . . и), где отдельная цепочка принимается в параллельномкоде по восьми одновременно коммутируемым линиям связи; одновременнуювыдачу (по сигналу х) всех цепочекмаскирования на 8 и линий связи;установку (по сигналу х ) исходнойочередности загрузки своих элементовпамяти; выдачу соответствующих управляющих воздействий,Коммутатор масок (фиг. 9) обеснечивает выдачу в параллельном кодех-й цепочки маскирования с д-го8-раэрядного сдвигового регистрана 8 одновременно коммутируемыхлиний связи (управление коммутациейосуществляется 8-разрядным регист-,ром); где 1=1.1 с; 1 с=2. . . 8и счет индекса производится в циклическом коде; сохранение номераочередной, подлежащей выдаче цепочки маскирования (индекса ); установку исходной очередности выдачицепочек маскирования (т,е, установку х=1) по сигналу у 2 (или 2 );единообразную модификацию цепочекмаскирования (с поступлением сигнала у 2) посредством их циклическогосдвига на определенное количестворазрядов. Управление модификациейцепочек осуществляется 8-разряцнымсдвиговым регистром 121.Дешифраторы выпускаются промьппленностью и в устройстве управпенияможет быть использован один нз них,удовлетворяющий поставленным условиВ режиме настройки устройства обработки список операций рекомендуется начинать с реализации команцы 1001, при которой эацается исходный код масок, В качестве следующея ко-. манды рекомендуется 0101, которая обеспечивает перевод заданных эле(3) Тогда средняя производительность20 РНР оценивается по формуле (полагаяработу с подполями и без подполейравновероятными) 3 Ф 0,625 п 1 . (4) В то же время производительностьпредлагаемого устройства практически не меняется. Отсюда при 1 =-1 ипри одном количестве одновременно 30 .обрабатываемых точек изображения (и)приходим к соотношению/21. 6,19 1136ментов устройства обработки в исходное состояние.В случае работы без подполей,когда кадр изображения просматривается и преобразуется за один прием, 5местонахождение указателя длины масок (положение изолированной "1") вовспомогательном элементе памяти устройства хранения масок безразлично,а исходный код масок составляется 1 Отолько из единичных значений. Приэтом опускается команда 1000, гдезадается указание о характере модификации масок.В любом случае список операцийнастройки заключается командой 0100,при которой в БЭС вводится бит информации о запуске (прерывании работы) устройства обработки "1.". Порядок выполнения прочих операций безразличен,Предлагаемый порядок настройкиустройства обусловлен тем, что совместная работа блока буферных регистров масок и коммутатора масок, за 25исключением момента обменной операции блока буферных - блока хранениямасок, не зависит от работы прочихблоков и устройств. Это позволяетпо готовку соответствующей информации (упорядочивание и складированиецепочек маскирования) совмещатьпо времени с проведением настройкиустройства обработки й с реализацией операций по обработке изображения.зВ случае работы без подполей быстродействие РНР оценивается по формуле (1). При работе с подполями 179 20(при необходимости динамического - потактного изменения масок в процессе обработки информационных данных) количество операций на цикл обработки информационных данных) количество операций на цикл обработки каждой партии из и точек (в случае базового обьекта п=16) возрастает до четырех: засылка кода коман. ды на логику управления; загрузка регистра маски новым значением; засылка кода команды на логику уцравления; запрос данных.Таким образом, формула (1) прини мает вид что позволяет утверждать, что эффективность предложенного устройстване менее, чем в полтора раза вьппеэффективности РНР.1136179 Составитель С. Куройедактор С. Патрушева Техред З,Палий Корректор О. Билак Филиал ППП "Патент" г, Ужгород, ул. Проектна Заказ 10610 ТиВНИИПИ Государспо делам изо113035, Москва, Ж аж 710 Подписноевенного комитета СССРретений и открытий35, Раушская наб., д. 4/51136блок контроля количества элементов в строках изображения, блок контроля количества плоскостей, блок буферных регистров масок и коммутатор масок, вход признаков блока управления соединен с информационными входами блока контроля количества элементов в строках изображения, блока контроля количества плоскостей и коммутатора масок, входы дешифратора соединены с соответствующими входами команды блока управления, первый и второй выходы дешифратора соединены с первым и вторым выходами первой группы выходов блока управления, выходы с третьего по девятый дешифратора соединены с соответствующим входом управления блока контроля количества элементов в строках изображения, блока контроля количества плоскостей, блока буферных регистров масок и коммутатора масок, выход уравновешивания информационных потоков и выход признака циклического сдвига блока контроля количества элементов в строках изображения являются соответствующими выходами группы выходов блока управления, первый и второй выходы сброса блока контроля количества элементов в строках изображения подключены к счетному входу и входу установки блока контроля количества плоскостей, выход признака режима работы блока контроля количества элементов в строках иэображения подключен к соответствующему выходу первой группы выходов блока управления и к первому синхровходу блока буферных регистров масок, выход признака конца загрузки которого подключен к соответствующему входу управления блока контроля количества элементов в строках иэображения, выход управления режимом блока буферных регистров масок подключен к входу разрешения коммутатора масок, информацион- ный вход которого объеринен с информационным входом блока буферных регистров масок и подключен к информационному выходу блока контроля количества плоскостей, выход сброса которого подключен к входу запуска очередного прохода блока контроля количества элементов в строках изображения, выход коммутатора масок подключен к входу разрешения приема масок блока буферных регистров масок, груп 179па информационных выходов которого подключена к соответствующим выходам второй группы выходов блока управления.2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок хранения масок содержит восьмиразрядный регистр сдвига, семиразрядный регистр сдвига, элемент ИЛИ, восемь коммутаторов, селектор, содержащий группу элементов И и элемент ИЛИ, причем информационные входы регистра с первого по восьмой подключены к выходу соответствующего коммутатора, первые информационные входы коммутатора с второго по восьмой подключены к выходам регистра с первого по седьмой, выходы с второго по восьмой которого подключены к группе информационных входов селектора соответственно, к группе управляющих входов которого подключены выходы с первого по седьмой регистра сдвига, выход селектора подключен к выходу признака маскирования блока и информационному входу первого коммутатора, вторые информационные входы коммутаторов подключены к соответствующим входам приема цепочки масок блока, управляющие входы всех коммутаторов объединены и подключены к входу признака режима работы блока, управляющий вход регистра сдвига подключен к выходу элемента ИЛИ, первый вход которого подключен к входу признака циклического сдвига блока, второй вход элемента ИЛИ подключен к входу признака режима работы блока, информационный вход регистра сдвига подключен к входу признаков блока, управляющий вход регистра сдвига подключен к входу управления сдвигом блока, причем первые входы группы элементов И подключены к группе управляющих входов селектора, а вторые входы - к группе информационных входов селектора, выходы элементов И группы подкЛючены к входам элемента ИЛИ, выход которого подключен к выходу селектора, а каждый коммутатор содержит два элемента И, элемент ИЛИ, элемент НЕ, причем управляющий вход коммутатора соединен с первым входом первого элемента И и через элемент НЕ - с первым входом второго элемента И, вторые входы первого и второго элементов И подключены к первому и второму информа1136 ционным входам коммутаторасоответственно, а выходы - к первому и второму входам элемента ИЛИ, выход которого является выходом коммутатора.3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок формирования адресов содержит два элемента НЕ, четыре элемента И, два элемента задержки, первую группу элементов ИЛИ, вторую группу элементов ИЛИ, три линии задержки, причем первые входы первого и второго элементов И объединены и подключены к первому информационному входу блока, первые входы третьего и четвертого элементов И объединены и подключены к второму информационному входу блока, третий информационный вход которого подключен к входу первой линии задерж. ки, выходы первого и второго эгемецтов НЕ подключены к вторым входам первого ц третьего элементов И соответственно, входы первого ц второго элементов НЕ, второй вход второго эле мента И и второй вход четвертого элемента И объединены и подключены к входу уравновешивания информационных потоков блока, выходы первого и третьего элементов И подключены к первым входам первого и второго элементов ИЛИ первой группы соответственно, выходы второго и четвертого элементов И подключены к входам первого и второго элементов задержки соответственно, выходы которых подключены к вторым входам первого и второго элементов ИЛИ первой группы соответственно, первые входы элементов ИЛИ второй группы подключены к соответствующим входам адреса блока, 11-й выход 1 -й линии задержки 6 =1, 2, 3; 1 = 1, 2, 3) подключен к второму входу 3 -го элемента ИЛИ второй группы СО=3 ( г 1)+.), выход каждого элемента ИЛИ второй группы подключен к соответствующему выходу адреса блока, второй выход первой линии задержки подключен к выходу признака центрального элемента блока.4. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок контроля количества плоскостей содержит два счетчика, два компаратора, два Формирователя сигналов, четыре элемента ИЛИ, три элемента И, линию задержки, элемент задержки,. причем выход первого формирователя сигналов подключен к выходу очередностимасок 179блока, вход формирователя сигналов подк ш 1 чец к выходу первого элемента ИЛИ, первый вход которого подключен к выходу первого элемента И, а второй вхоц первого элемента ИЛИ объединен с первым входом второго элемента ИЛИ и подключен к выходу линии задержки, вход сброса первого счетчика подключен к выходу второго элемента ИЛИ,. второй вход которого объединен с входом сброса второго счетчика и подключен к соответствующему входу блока, первый вход первого элемента И через элемент задержки подключен к входу управления первого счетчика и входу разрешения сброса блока, счетный вход первого счетчика подключен к счетному входу блока, прямые выходы первого счетчика подключены к соответствующим входам первого компаратора, выход которого. подключен к инверсному входу первого элемента И, входу второго формирователя сигналов, первым входам второго и третьего элементов И и первому ьходу третьего элемента . ИЛИ, второй вход которого подключен к управляющему входу блока, выход третьего элемента ИЛИ подключен к входу управления второго счетчика, счетный вход которого подключен .: выходу четвертого элемента ИЛИ, первый вход которого подключен к выходу второго формирователя сигналов, а второй вход - к информацион- ному входу блока, прямые выходы второго счетчика подключены к соответствующим входам второго компаратора выход которого подключен к второму прямому входу третьего элемента И и второму инверсному входу второго элемента И, выход которого под-. ключен к входу линии задержки и выходу очередности масок блока, выход третьего элемента И подключен к выходу "Останов блока".5. Устройство по и.1, о т л ич а ю щ е е с я тем, что блок контроля количества элементов в строках" изображения содержит счетчик, четыре триггера, компаратор, два формирователя сигнала, четыре элемента И, три элемента ИЛИ, первую и вторую группы элементов ИЛИ, линию задержки, причем выход первого элемента И подключен к выходу уравновешивания инФормационных потоков блока, первый и второй входы первого элемента И подключены к прямым выходам пеово1136179 го и второго триггеров соответствен-но, вход данных первого триггераобъединен с первым входом второгоэлемента И и подключен к информационному входу блока, вход управленияпервого триггера подключен к первомууправляющему входу блока, второйвход второго элемента И подключенк второму управляющему входу блока,выход второго элемента И подключенк первому входу первого элемента ИЛИпервой группы элементов ИЛИ, второйвход которого подключен к входу запуска блока, а третий вход первогоэлемента ИЛИ первой группы объединенс первым входом первого элемента ИЛИвторой группы и подключен к выходупервого формирователя сигналов, выход которого подключен также к счетному выходу блока, второй вход первого элемента .ИЛИ второй группы объединен с первым входом первого эле"мента ИЛИ и подключен к выходу второго формирователя сигнала, выход которого подключен также к выходу признака режима работы блока, выходыпервых элементов ИЛИ первой и второйгрупп подключены к объединенным первым входам второго и третьего элементов ИЛИ каждой группы, вторыевходы - прямой и инверсный - второгои третьего элементов ИЛИ каждойгруппы объединены с вторым входомпервого элемента ИЛИ и подключены ктретьему управляющему входу блока,выход первого элемента ИЛИ подключенк входу сброса счетчика, выходы вторых элементов ИЛИ каждой группы подИзобретение относится к специализированным устройствам цифровой вычислительной техники, ориентированным на логическую (на основе клеточной логики) обработку двухграда ционных изображений.Известны устройства обработки бинарных изображений на основе информации от центрального элемента (ЦЗ) и от его ближайших соседей (соседних элементов), содержащие блок коммутаторов управляющих линий, блок ключены к входам 3 второго и третьего триггеров соответственно, выходытретьих элементов ИЛИ каждой группыподключены к входам К второго и третьего триггеров соответственно, прямой выход второго триггера подключен к первому входу третьего элемента И, первыйвход которого подключенк входу признака загрузки последнего элемента блока, выход третьегоэлемента И подключен к входу второ-го формирователя сигналов, прямойвыход третьего триггера подключенк первому входу четвертого элемента И, второй инверсный вход которогообъединен с входом первого формирователя сигналов, первыми входамивторого и третьего элементов ИЛИи подключен к выходу компаратора,выход которого также подключен квыходу сигнала сброса блока, вторыевходы - прямой и инверсный - второгои третьего элементов ИЛИ объединеныи подключены к третьему управляющемувходу блока, выход четвертого элемента И подключен к объединеннымуправляющему входу счетчика и входулинии задержки, выход которой является выходом циклического сдвигаблока, выходы второго и третьегоэлементов ИЛИ подключены к Л и Квходам первого триггера соответственно, прямые выходы счетчика подключены к соответствующим входам компаратора , входы синхронизации счетчика и второго триггера подключены к соответствующим входам блока. суммирования заданных значений соседних элементов и блок квантования по порогу Я .Однако в данных устройствах реализован принцип параллельной обработки всех элементов изображения, что приводит к сложной структуре устройст" ва в целом.Наиболее близким к изобретению по технической сущности является процессор Престона-Херрона (РНР), включающий логику трансляции команд3 1136179 А управляющей ЭВМ (устройство управле- введены Ь) блоко ния), три буферных запоминающих уст- адресов и (П) бло ройства емкостью 32 К бит каждое, сок, причем адресны регистровую логику управления зЪгруз- нье входы блоков хр кой названных запоминающих устройств, 5 второго по и -й обье шестнадцать табличных запоминающих чены к первой групп устройств емкостью 512 бит каждое, управления, второйматричное устройство формирования первой группы выход табличных адресов, а также 16-раз- ключены к соответст рядный регистр маски подполей (уст реса и информационн ройство хранения масок) и логику первого блока хране (вентили) маскирования 2.записи масок каждогОднако в известном процессоре хранения масок соед 1 число одновременно обрабатываемых вуюЬм выходом втор точек изображения и (в данном слу блока управления, вь чае 11=16) и оборудование процессора 1 Мблоков хранения м в целом жестко связаны с шириной вторым входом соотв каналов управляющей ЭВИ; количество мента И, третий вхо обрабатываемых в единицу времени то- нен с выходом призн чек изображения ограничено быстро- щ элемента соответств действием управляющей ЭВМ и (когда мирования адресов, в не требуется динамического изменения обработки каждого бл характеристик маскирования) не может адресов соединен с в превосходить величины шивания информационн в формирования ков хранения мае и информационаненпя масок со динены и подклюе выходов блока с третий выходы ов которого подвующим входам адым группам входов ния масок, вход о из 11 блоков анен с соответстой групгы выходов ход каждого из асок соединен с етствующего элед которого соеднака центрального ующего блока форход разрешения ока Формирования ыходом уравновеых потоков блока5 управления,-й вход группы информационных входов-го блока формирования адресов (1=2, 3, 4; =1, ,И ) соединен с ь -м входом группы информационных входов устройства (Р=+1 :+ 2), вход признака адреса каждого блока формирования адресов соединен с входом признака адреса устройства,информационный выход каждого блока форгде и - число одновременно обрабатываемых точек изображения;- тактовая частота управляющей ЭВМ.Цель изобретения - увеличение производительности путем увеличения функциональных возможностей специализированного устройства логической обработки бинарных изображений и35 упрощение аппаратного изменения его вычислительной мощности (количества одновременно обрабатываемых точек изображения).Поставленная цель достигается тем, что в устройство, содержащее блок управления, О табличных запоминающих блоков, блок формирования адресов, блок хранения масок и й элементов И, причем вход команды блока управления соединен с входом команд устройства, первый выход первой группы выходов блока управления соединен с адресным входом50 группы входов блока хранения масок, второй выход группы выходов блокауправления соединен с информационным входом каждого из табличных запоминающих блоков, выход каждого из кото- рых соединен с первым входом соответствующего элемента И, выходы элементов И образуют выход устройства,мирования адресов соединен с адресным входом соответствующего табличного запоминающего блока, вход признаков блока управления, а также информационный вход каждого табличного запоминающего блока и информационный вход каждого блока хранения масок соединен с входом признака устройства, причем блок управления содержит дешифратор, блок контроля количества элементов в строках изображения, блок, контроля количестваплоскостей, блок буферных регистровмасок и коммутатор масок, вход признаков блока управления соединен синформационными входами блока контроля количества элементов в строкахизображения, блока контроля количества плоскостей и коммутатора масок, входы дешнфратора соединены ссоответствующими входами командыблока управления, первый и второй выходы дешифратора соединены с первым и вторым выходами первой группы выходов блока управления, выходы стретьего по девятый дешифратора сое.динены с соответствующим входом управления блока контроля количестваэлементов в строках изображения,блока контроля количества плоскостей, блока буферных регистров масоки коммутатора масок, выход уравновешивания информационных потоков ивыход признака циклического сдвигаблока контроля количества элементовв строках изображения являются соответствующими выходами группы выходов блока управления, первый и второйвыходы сброса блока контроля количества элементов в строках изображения подключены к счетному входу и выходу установки блока контроля количества плоскостей, выход признакарежима работы блока контроля количества элементов в строках изображения подключен к соответствующему выходу первой группы выходов блока уп.Равления и к первому синхровходу блока буферных регистров масок, выходпризнака конца загрузки которого25подключен к соответствующему входууправления блока контроля количества элементов в строках изображения,выход управления режимом блока буферных регистров масок подключен к 30входу разрешения коммутатора масок,информационный вход которого объединен с информационным входом блока буферных регистров масок и подключен кинформационному выходу блока контроля количества плоскостей, выходсброса которого подключен к входузапуска очередного прохода блокаконтроля количества элементов встроках изображения, выход коммутатора масок подключен к входу разрешения приема масок блока буферных регистров масок, группа информационныхвыходов которого подключен к соотРветствующим выходам второй группы 45выходов блока управления,Блок хранения масок содержитвосьмиразрядный регистр сдвига, семиразрядный регистр сдвига, элемент ИЛИ,восемь коммутаторов, селектор, содер жащий группу элементов И и элементИЛИ, причем информационные входырегистра с первого по восьмой подключены к выходу соответствующегокоммутатора, первые информационныевходы коммутатора с второго по восьмой подключены к выходам регистрас первого по седьмой, выходы с второ. го по восьмой которого подключены к группе информационных входов селектора соответственно, к группе управляющих входов которого подключены выходы с первого по седьмой регистра сдвига, выход селектора подключен к выходу признака маскирования блока и информационному входу первого коммутатора, вторые информационные входы коммутаторов. подключены к соответствующим входам приема цепочки масок блока, управляющие входы всех коммутаторов объединены и подключены к входу признака режима работы блока, управляющий вход регистра сдвига подключен к выходу элемента ИЛИ, первый вход которого подключен к входу признака циклического сдвига блока, второй вход элемента ИЛИ подключен к входу признака режима работы блока, информационный вход регистра сдвига подключен к входу признаков блока, управляющий вход Регистра сдвига подключен к входу управления сдвигом блока, причем первые входы группы элементов И подключены к группе управляющих входов селектора, а вторые входы - к группе информационных входов селектора, выходы элементов И группы подключены к входам элемента ИЛИ, выход которого подключен к выходу селектора, а каждый коммутатор содержит два элемента И, элемент ИЛИ, элемент НЕ, причем управляющий вход коммутатора соединен с первым входом первого элемента И и через элемент НЕ - с первым входом второго элемента И, вторые входы первого и второго элементов И подключены к первому и второму информационным входам коммутатора соответственно, а выходы - к первому и второму входам элемента ИЛИ, выход которого является выходом коммутатора.Блок формирования адресов содержит два элемента НЕ, четыре элемента И, два элемента задержки, первую группу элементов ИЛИ, вторую группу элементов ИЛИ, три линии задержки, причем первые входы первого и второго элементов И объединены и подключены к первому информационному входу блока, первые входы третьего и четвертого элементов И объединены и подключены к второму информационному входу блока, третий информационный вход которого подключен к входу первой линиизадержки, выходы первого и второго элементов НЕ подключены к вторым входам первого и третьего элементов И соответственно, входы первого и второго элементов НЕ, второй вход второго элемента И и второй вход четвертого элемента И объединены и подключены к входу уравновешивания информационных потоков блока, выходы первого и третьего элементов И под ключены к первым входам первого и второго элементов ИЛИ первой группы соответственно, выходы второго и четвертого элементов И подключены к входам первого .и второго элементов 15 задержки соответственно, выходы которых подключены к вторым входам первого и второго элементов ИЛИ первой группы соответственно, первые входы элементов ИЛИ второй группы 20 подключены к соответствующим входамФадреса блока, 1 -й выход-й линии задержки (1=1, 2, 3; 1 =1, 2, 3) подключен к второму. входу-го элемента ИЛИ второй группы (6=3 (1 -1)+), 25 выход каждого элемента ИЛИ второй группы подключен к соответствующему выходу адреса блока, второй выход первой линии задержки подключен к выходу признака центрального элемен- З 0 та блока.1Блок контроля количества плоскостей содержит два счетчика, два компаратора, два формирователя сигналов, четыре элемента ИЛИ, три элемента И, 35 линию задержки, элемент задержки, причем выход первого формирователя сигналов подключен к выходу очередности масок блока, вход формирователя сигналов подключен к выходу первого элемента ИЛИ, первый вход которого подключен к выходу первого эле,мента И, а второй вход первого элемента ИЛИ объединен с первым входом второго элемента ИЛИ и подключен к выходу линии задержки, вход сброса первого счетчика подключен к выходу второго элемента ИЛИ, второй вход которого объединен с входом сброса второго счетчика и подключен к соответ ствующему входу блока, первый вход первого элемента И через элемент задержки подключен к входу управления первого счетчика и входу разрешения сброса блока, счетный вход первого 55 счетчика подключен к счетному входу блока, прямые выходы первого счетчика подключены к соответствующим входам первого компаратора, выход которого подключен к инверсному входупервого элемента И, входу второгоформирователя сигналов, первым входам второго и третьего элементов Ии первому входу третьего элементаИЛИ, второй вход которого подключенк управляющему входу блока, выходтретьего элемента ИЛИ подключен квходу управления второго счетчика,счетный вход которого подключен квыходу четвертого элемента ИЛИ, первый вход которого подключен к выходувторого формирователя сигналов, авторой вход - к информационному .входу блока, прямые выходы второгосчетчика подключены к соответствующим входам второго компаратора, выход которого подключен к второмупрямому входу третьего элемента Ии второму инверсному входу второгоэлемента И, выход которого подключенк входу линии задержки и выходу очередности масок блока, выход третьегоэлемента И подключен к выходу "Останов блока",Блок контроля количества элементов в строках изображения содержит счетчик, четыре триггера, компаратор, два формирователя сигнала, четыре элемента И, три элемента ИЛИ, первую и вторую группы элементов ИЛИ, линию задержки, причем выход первого элемента И подключен к выходу уравновешивания информационных потоков блока, первый и второй входы первого элемента И подключены к прямым выходам первого и второго триггеров соответственно, вход данных первого триггера объединен с первым входом второго элемента И и подключен к информационному входу блока, вход управления первого триггера подключен к первому управляющему входу блока, второй вход второго элемента И подключен к второму управляющему входу блока, выход второго элемента И подключен к первому входу первого элемента ИЛИ первой группы элементов ИЛИ, второй вход которого подключен к входу запуска блока, а третий вход первого элемента ИЛИ первой группы объединен с первым входом первого эле" мента ИЛИ второй группы и подключен к выходу первого формирователя сигналов, выход которого подключен также к счетному выходу блока, второй вход первого элемента ИЛИ второй группыобъединен с первым входом первого элемента ИЛИ и подключен к, выходу второго формирователя сигнала:, выход- которого подключен также к выходу признака режима работы блока, выходы 5 первых элементов ИЛИ первой и второй групп подключены к объединенным первым входам второго и третьего элементов ИЛИ каждой группы, вторые входы - прямой и инверсный - второго 10 и третьего элементов ИЛИ каждой группы объединены с вторым входом первого элемента ИЛИ и подключены к третьему управляющему входу блока, выход первого элемента ИЛИ подключен к 15 входу сброса счетчика, выходы вторых элементов ИЛИ каждой группы подключены к входам 1 второго и третьего триггеров соответственно, выходы третьих элементов ИЛИ каждой группы 20 подключены к входам К второго и третьего триггеров соответственно, прямой выход второго триггера подключен к первому входу третьего элемента И, первый вход которого под ключен к входу признака загрузки последнего элемента блока, выход третьего элемента И подключен к входу второго формирователя сигналов, прямой выход третьего триггера подключен к первому входу четвертого элемента И, второй инверсный вход которого объединен с входом первого формирователя сигналов, первыми входами второго и третьего элементов ИЛИ и подключен к выходу компаратора, выход которого также подключен к выходу сигнала сброса блока, вторые входы - прямой и инверсный. - второго и третьего элементов ИЛИ объединены 40 и подключены к третьему управляющему входу блока, выход четвертого элемента И подключен к объединенным управляющему входу счетчика и входу линии задержки, выход которой являет 45 ся выходом циклического сдвига блока, выходы второго и третьего элементов ИЛИ подключены ки К входам первого триггера соответственно, прямые выходы счетчика подключены к соответствующим входам компаратора, входы синхронизации счетчика и второго триггера подключены к соответствующим входам блока.На Фиг. 1 изображена функциональ ная схема устройства; на фиг. 2 - блок управления; на фиг. 3 - блок формирования адресов; на фиг.4 -блок хранения масок; на фиг. 5 а-в - основные конфигурации окон (окрест" ностей центрального элемента), используемых для анализа изображений (на фиг. 5 а - окно из 9 элементов, на фиг, 5 б - окно из 5 элементов, на фиг. 5 в в окно из семи элементов) на фиг. 6-9 - схемы блоков контроля количества элементов в строках изображения, контроля количества плоскостей, буферных регистров масок и(коммутатора масок.Многофункциональное устройствосодержит блок 1 управления, блоки 2формирования адресов, блоки 3 хранения масок, табличные запоминающиеблоки 4, элементы И 5, шину 6 входных данных, шину 7 адреса, шину 8команд, шину 9 выходных данных, линию 10 данных,Блок 1 управления содержит дешифратор 11, блок 12 контроля количества элементов в строках изображения,блок 13 контроля количества плоскостей, блок 14 буферных регистровмасок, коммутатор 15 масок, управляющие входы 16, информационный вход17, управляющие выходы 18-22 с первого по пятый, групповые выходы 23связи с блоками хранения масок,Блок 2 формирования масок содержит элементы НЕ 24, элементы И 25,элемент 26 задержки первой группы,Элементы ИЛИ 27 первой группы, элементы 28 задержки второй группы,элементы ИЛИ 29 второй группы, уп-,равляющий вход 30, информационныевходы 31 первой группы, информационные входы 32 второй группы, выходы 33связи, выход 34 признака центрального элемента.Блок 3 хранения масок содержитпервый элемент ИЛИ 35, элементыНЕ 36, восемь пар элементов И 37первой группы, элементы ИЛИ 38, восьмиразрядный регистр 39, элементыИ 40 второй группы, второй элементИЛИ 41, сдвиговый регистр 42, первый управляющий вход 43, информационный вход 44, второй и третий управляющие входы 45 и 46, входы7 связи,выход 48 признака маскирования.Блок 12 контроля количества элементов в строках изображения содержиттриггеры 49-52, счетчик 53, формирователи 54 и 55 сигналов, элементыИ 56-59, элементы ИЛИ 60-68, компа"ратор 69, линию 70 задержки.рисхемные шины связи вводится скорректированная информация о характеристиках подполей (корректировкапроизводится параллельно и незави симо от работы ПЭ). Выдача резуль татов обработки на каждом этапе начинается с третьего такта, где задержка определяется требованием подготовки информации для ТЗБ. Такимобразом, скорость работы устройстваопределяется величиной(2) 2 пГ,Блок 13 контроля количества плоскостей содержит элементы ИЛИ 71-74, счетчики 75-76, компараторы 77-78, Формирователи 79-80 сигналов, элемент 81. задержки, линию 82 задержки, элементы И 83-85.Блок 14 буферных регистров масок содержит элементы ИЛИ 86-89, элементы И 90-94, Формирователь 95 сигналов,регистр 96, группу регистров 97.Коммутатор 15 масок содержит элементы И 98-105, первую группу элементов И 106, вторую группу элементов И 107, третью группу элементов И 108, элемейты ИЛИ 109-116, элемент 15 24 содержит элемент ИЛИ 117, селектор 118, регистрьг 119-121, группу регистров 122.Предлагаемое устройство ориентировано на логическую обработку двух градационных изображений. Однако возможности устройства позволяют использовать его также дл целей квантования по порогу ю -разрядных двоичных чисел (Р 9). При этом прием ф 5 информации, принятие решения и выдача результата производятся на каждом такте работы такого устройства обработки, где тактовая частота ограничена сверху только временем 30 обращения к табличному запоминающему блоку.Специфика работы устройства состоит в том, что исходная информация исследуется параллельно-последовательно: параллельно по строкам изображения, последовательно по элементам строк. При этом информация разбита на РУ потоков, где отдельный поток включает информацию от центральной 40 и двух смежных строк. В соответствии с этим в конструктивном плане устройство состоит из процессорных элементов (ПЭ), каждый из которых включает запоминающий блок (табличный - ТЗБ) 45 на 512 бит, блок Формирования адресов ТЗБ, блок хранения масок и эле" мент И. ПЭ идентичны друг другу и. работают под управлением одного блока управления (БУ).50Таким образом, для обработки одного кадра бинарного изображения размерности МИ требуется И/и этапов (или проходов), где отдельный этап обработки состоит из М тактов - чисФ ла элементов в строке кадра. Перед началом каждого этапа обработки блоком управления во все ПЭ через внутгде и - количество ПЭ (одновременнообрабатываемых точек изображения пН);Г - тактовая частота работыустройства, не зависящаяот тактовой частоты управляющей ЭВМ (или любого другого внешнего устройствауправления) на весь периодобработки кадра. Специально организованная исходная информация, хранимая в соответствующих устройствах памяти, поступает с шины входных данных на трехраэрядные линии задержки блока формирования адресов либо непосредственно, либо через одноразрядные элементы задержки в зависимости от состояния схемы переключения, определяемой БУ (конкретно блоком контроля количества. элементов в строках изобра жения, фиг, 2), Трехразрядные линии задержки формируют содержимое 9-разрйдного регистра адреса ТЗБ. Считывание признака соответствия поступившего узора иэображения заданному(эталонному) можно производить с третьего такта каждого этапа работы устройства (первые два требуются для формирования исходного узора). При этом признак ЦЭ, хранимый в течение такта в среднем разряде цент-: рального ЭЗ (элемента хранения составляющих центральной строки), пос-тупает также на логику маскирования.В основе работы предлагаемого устройства лежит воэможность представления исходной информации (элементов иэображения) битами данных и использования кода, представляющего узор изображения (ЦЭ+окрестность), в качестве кода адреса для ,ТЗБ.