Устройство для контроля цифровых узлов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТ ИЧЕСНИРЕСПУБЛИК 09) (И)(56) Авторское свидетельство СССРВ 886291, кл, Н 04 Ь 11/08, 1978.(54) УСТРОЙСТВО ДПЯ КОНТРОЛЯ ЦИФРО -ВЪХ УЗЛОВ(57) Изобретение относится к технике связи. Цель изобретения - расширение функциональных возможностей,Устр-во для контроля цифровых узловсодержит блок управления 1, блок ввода 2, блок памяти 3, блок 4 разложения тестовых команд, блок сравнения5 блок индикации 6, блок обнаружения 7 неисправностей, регистр 8 сти 9, формирого сигналальвова поляр-,ых интервалов гнала, лектор ов 9 проммам, ко 3 и содере входов",стано а дистные сигуровнистигаетания дискретных ся за счет формиро сигналов проиэволь произвольными уров полнения блока обн ра 8, датчика 12, селектора 15. 5 ил лительности сДаны ил, вния 7, регисттатора 14 и ОСУДАРСТВЕННЫЙ КОМИТО ИЗОБРЕТЕНИЯМ И ОТНРЫТРИ ГКНТ СССР мулов, проверяемыи узелватели 10 и 11 дискретноположительной и отрицатености, датчик 12 времени формирователь 13 опорного си коммутатор 14 и пороговый се 15. Контроль проверяемых узл изводится по тестовым програ торые хранятся в блоке памяти жат тестовые команды "Указ ани "Указание дискретных входов", ка уровней" и "Проверка логик кретные входы поступают дискр налы, уровни которых превышают логических сигналов. Цель до11 забретецие относится к техникесвязи, может использоваться в автоматизированных системах контроля аппаратуры связи и является дополнитель 5цым к основному авт. св. Р 886291.Цель изобретения - расширениеФункциональных воэможностей за счетФормирования дискретных сигналов произвольной длительности с произвольными уровнями.11 а Фиг.1 представлена электрическая структурная схема устройства дляконтроля цифровьгх узлов; на фиг.2 -блок обнаружения неисправностей ирегистра стимулов; на фиг. 3 - датчиквременных интервалов, коммутатор ипороговый селектор; на фиг.4, 5временные диаграммы работы устройства для контроля цифровых узлов. 20Устройство для контроля цифровыхузлов содержит блок 1 управления,блок 2 ввода, блок 3 памяти, блок 4разложения тестовых команд, блок 5сравцеция, блок 6 индикации, блок 7 25обнаружения неисправностей, регистр8 стимулов, проверяемый узел 9, Формирователь 10 дискретного сигнала положительной полярности, формирователь 11 дискретного сигнала отрица-.сльной полярности, датчик 12 временных интервалов, формирователь 13опорного сигнала, коммутатор 14, пороговый селектор 15, блок 7 обнаружения неисправностей содержит вентили16, - 16 триггеры 17 в , регистр 8с;плулов содержит триггеры 18 в 18,вентили 19, - 19 датчик 12 временныхинтервалов содержит первьгй, второй итретий таймеры 20, 21, 22, коммутатор 14 содержит вентили 234-23,транзисторные ключи 24, -24 А реле25, -25, пороговый селектор 15 содержит компараторы 26 -26 щ, вентили27-27 л,. 45Контроль проверяемых узлов производится по тестовым программам,которые хранятся в блоке 3 памяти исодержат тестовые команды Указаниевходов",Указание дискретных входов", "Установка уровней" и "Проверкз логики . 11 а дискретные входы подаются дискретные сигналы, т.е. сигналы, уровни которьгх превышают уровни логических.55Команда "Указание входов определяет входные контакты проверяемогоузла, ца которые подаются логическиеилц дискретные сигналы; входные контакты обозначаются единицами, выходные - нулями. В комацде "Указание дискретных входов" указаны входные контакты, на которые подаются только дискретные сигналы. В командеУстановка уровней" записываются значенияположительного и отрицательного сигналов, подаваемых ца дискретные входы, и уровень опорцого сигнала, с которым сравниваются сигналы, поступающие с проверяемого узла.Команда Проверка логики" являет - ся основной командой тестовой программы; она содержит тестовый набор стимулов и эталонов и временные параметры. При выполнении этой команды информация о временных параметрах передается из блока 3 памяти в блокуправления, а тестовый набор - в блок 4 разложения тестовых комагщ, где с помошью команды Указание вхоцдов происходит разделение его на развернутые стимулы и эталоны, Развернутые стимулы получаются путем логического умножения тестового набора на команду "Указание входов", а развернутые эталоны - путем логического умножения тестового набора на инверсию команды Указание входов Для выполнения этих Функций блок 4 разложения тестовых команд выполнен ца микросхемах К 155 Л 111 и К 155 ЛЛ 1,Пусть тестовьй набор команды Проверка логики" содержит код 0,11, где первому контак гу проверяемого узла соответствует "О", второму "1" контакту И - "1", а в комагще 1 иУказание входов записан код1. , О, т.е, первый ц второй контакты являюгся входцьгли, а контакт М - выходным. Б блокс. 4 разложения тестовьгл команд тестовый набор преобразуется в развернутые стимулы О, 1. , О, где значения сигналов на входньг контактах сохрацяются теми же, что в исходном наборе, а выходной контакт отмечается нуле."1, и развернутые эталоны О, О, , 1, где входные контакты отмечаются нулями, а значение сигнала цп вьгходном контакте сохраняется тем же, что в исходном наборе.Временные параметры выполнения команд НПроверка логики показаны на фиг.4, Параметр Т, задает длительность входных сигналов, интервал Т определяет задержку сигналов опреса относительно начала входных елцапов, аменных интервалов реализует временныепараметры Т Т , Т э, выполнен намикросхеме КР 580 ВИ 53, представляющей собой трехканальное программируемое устройство, используемое в режиме формирования одиночных стробов.В коммутаторе 14 осуществляетсявыбор дискретных входов и подача логических или дискретных сигналов навходные контакты проверяемого узла.Пороговый селектор 15 служит дляоценки уровней сигналов, поступающихс контактов проверяемого узла, относительно уровня опорного сигнала,который выдает формирователь 13 опорного сигнала, выполненный также нацифро-аналоговом преобразователе.Блок 5 сравнения предназначен длясравнения реакции проверяемого узлас развернутыми эталонами и можетбыть выполнен ца микросхемах К 555 СП 1.Блок б индикации служит для отображения результатов контроля.Блок 1 управления вырабатываетуправляющие команды и осуществляетпередачу управляющей информации в соответствии с тестовьии командами; онпредставляет собой микропроцессор,выполненный на микросхемах КР 580ИК 8 ОА и КР 580 ИГЯ 2.Устройство для контроля цифровыхузлов работает следующим образом.По управляющей команде "Ввод" иэблока 1 управления тестовая программа с помощью блока 2 ввода заноситслв блок 3 памяти. В начале тестовойпрогракы записьваотсл команды "Указание входов", "Указание дискретныхвходов" и пустановка уровней", которые подготавливают устройство к работе.Команда "Указание входов передается из блока 3 памяти в блок 4 разложения тестовых команд, где используется при выполнении команд пПроверка логики",При считывании иэ блока 3 памятив блок 1 управления тестовой командыуказание дискретных входовп последний с помощью регистров ца микросхемах КР 580 ИР 82 преобразует командув М-разрядный двоичный код, в котором единицами обозначены дискретныевходы, а нулями - остальные контактыпроверяемого узла, Этот код передается на входы реле 25, -25 коммутатора14. При поступлении сигнала "1", например, на вход происходит срабатыва 5 1518906 время Тэ - длительность сигналов опроса реакции проверяемого узла. При исполнении одной команды "Проверка11логики на все контакты проверяемого . узла одновременно подаются тестовые5 сигналы с одинаковыми временными параметрами. В любой команде "Проверкалогики могут быть записаны свои временные параметры. 1 ОВозможность задания каждого иэ временных параметров позволяет тестировать как комбинационные, так и последовательные схемы, При проверке комбинационных схем опрос реакции 15 проверяемого узла производится во время подачи входных сигналов, для чего интервал Т, должен быть не менее суммы Т и Т (фиг.4 а, первая козманда). Для повышения достоверности 20 при проверке последовательных схем опрос должен производиться после окончания входных сигналов, т.е. интервал Т должен быть больше Т(фиг.4 а, вторая команда). Временные 25 параметры распространяются как на логические, так и на дискретные сигналы (фиг.4 б), При задании параметра Т,=О длительность входных сигналов равна периоду повторения команд "Про верка логики" (фиг.4 в).Блок 2 ввода предназначен для ввода в блок 3 памяти тестовых программ. При записи тестовых программ на перфолентах в качестве блока 2 ввода35 используется фотосчитыватель. Блок 3 памяти предназначен для хранения тестовых программ; он может быть выполнен на основе микросхем ЕР 537 РУ 8. В блоке 4 разложения тестовых команд происходит разделение тестового набора команд "Проверка логики" на развернутые стимулы и эталоны. Блок 7 обнаружения неисправностей служит для записи развернутых стимулов и 45 фиксации реакции проверяемого узла. Регистр 8 стимулов осуществляет подачу развернутых стимулов на коммута.тор 14 для задания полярности логических или дискретных входных сигналов.Формирователи дискретных сигналов положительной 10 и отрицательной 11 полярности представляют собой цифроаналоговые преобразователи, которые могут быть выполнены на основе микросхем серии 572 ПА 1 А, и предназначены для подачи на проверяемый узел дискретных сигналов. Датчик 12 вре 1518906ние реле 25 и через замкнутые контакты реле 25 осуществляется подключение первого транзисторного ключа 24 к дискретному входу проверяемого узла 9. Если вход проверяемого узла 9 логическим входом (обозначен нулем в М-разрядном двоичном коде), то реле 25 не срабатывает и контакты реле 25 остаются в нерабомчем состоянии. Таким образом, проводится настройка коммутатора 14 перед контролем каждого проверяемого узлаПри считывании иэ блока 3 памяти в блок 1 управления тестовой команды "Установка уровней" величины уровней положительного, отрицательного и опорного сигналов преобразуются в цифровые коды, которые передаются на соответствующие формирователи 10, 1 и 13На выходе формирователей 10 и 11 вырабатываются дискретные сигналы, поступающие на транзисторные ключи 24,-24 щ коммутатора 1 С, а на выходе формирователя 13 - опорный сигнал положительной или отрицательной полярности, поступающий на компараторы 26,-26 ц порогового селектора 15.При считывании команды "Проверка логики 1 из блока 3 памяти в блок 1 управления поступает информация о временных параметрах Т , Т, Тэ фиг.4 а, б, в, где они преобразуются в соответствующие цифровые коды для таймеров 20, 21, 22 датчика 12 временных интервалов. Блок 1 управления вырабатывает команду Установка режима" (фиг,5 а), устанавливающую таймеры 20, 21, 22 в режим формирования одиночных стробов. По командеЗагрузка" фиг.5 б происходит запись кодов параметров Т Т, Т в таймеры 20, 21, 22.Тестовый набор, записаннъй в команде "Проверка логики", поступает из блока 3 памяти в блок 4 разложения тестовых команд, где разделяется на развернутые стимулы и эталоны, По.команде "Сдвиг" (фиг.5 в) иэ блока 1 управления развернутые стимулы последовательным кодом поступают в блок 7 обнаружения неисправностей и эаписъваются в сдвиговый регистр на триггерах 17 - 17. По команде "Запись" (Лиг.5 г)из блока 1 управления развернутые стимулы передаются в регистр на триггерах 18,-18 ц. Блок 1 управления открывает вентили 19 - 19 10 15 20 25 30 35 40 45 50 55(элементы И-НЕ) регистра стимулов 8и развернутые стимулы поступают навентили 23,-23,ц коммутатора 1. Покоманде "Начало счета" (4 иг,5 д, изблока управления таймерО датчика2 временных интервалов вырабатываетсигнал "Подача" (фи".,5 е) которыйоткрывает вентили 23,-23, на времяТ. На выходе вентилей 23-23 формируются логические сигналы длитеЛьностью Т которые подаются на логические входы проверяемого узла 9 через контакты реле находящиеся в нерабочем состоянии, минуя транзисторные ключи, На дискретные входы проверяемого узла 9 дискретные сигналыподаются от форм 1 р ьателей дискретныхсигналов положительной 10 и отрицательной 11 полярностизависимостиот кода сигнала, записанного в соответствующем разряде развернутых стимулов. Например, при записи н,;я впервом разряде стимулов на вход вентиля 23., поступает сигнал "0", итранзисторный ключ 24 осуществляе:передачу положительно о сигнала через замкнутые ксчтакты реле 25 ц надискретный вход пров ряемого узла 9.При записи единицыпервом разряде стимулов на .1 ход вентиля 23 посту,лет сигнал "1" и транзисторньйключ 24 передает отрицательньп 1 сигнал на дискретный вход проверяемогоузла 9. Длительность этих сигналовтакже определяетсз параметром Т 1Реакция проверяемого узла 9 черездискретный и логический входы поступает на входы компара;оров 26,-26,порогового селектора 15, где осуществляется сравнение ее с опорнымсигналом, поступающим с формирователя 13 опорного сигнала.Через интервал Т после началасигнала "Подача" (фиг,5 е) таймер 22датчика 12 временных интервалов вырабатывает сигнал "Опрос" (фиг.5 ж)длительностью Т, открывающий вентили 27, -27, и результат сравненияреакции с опорным сигналом поступает в блок 7 обнаружения неисправностей на регистр на триггерах 17 -17через дополнительные входы вентилей16,-16 ц (элементы И-ИЛИГ 1,По команде "Сдвиг" (фиг.5 в) изблока 1 управления эта инф рмацияпоследовательным кодом передается вблок 5 сравнения, где происходитсравнение с развернутичи галонами,58906 Фив,2 поступающими из блока 4 разложениятестовых команд. По команде "Индикация" (фиг,5 з) из блока 1 управлениярезультаты контроля отображаются вблоке 6 индикации. формула изобретенияУстройство для контроля цифровых узлов по авт, св, В 886291, о т л ич а ю ш е е с я тем, что, с целью расширения функциональных возможностей за счет формирования дискретных сигналов произвольной длительности с произвольными уровнями, введены пороговый селектор, формирователь опорного сигнала, формирователь дискретного сигнала положительной полярности, формирователь дискретного сигнала отрицательной полярности, датчик временных интервалов и коммутатор, к первому, второму и третьему входам которого подключены выходы соответственно формирователя дискретного сигнала положительной полярности, формирователя дискретного сигнала отрицательной полярности и первьп выходдатчика временных интервалов, второй 5выход которого подключен к первомувходу порогового селектора, выходкоторого подключен к дополнительномувходу блока обнаружения неисправностей, при этом выход регистра стимулов подключен ко входу проверяемогоузла через четвертый вход коммутатора, к пятому входу которого и входамформирователя дискретного сигналаположительной полярности, формирователя дискретного сигнала отрицательной полярности, датчика временных интервалов и формирователя опорногосигнала подключены соответствующиевыходы блока управления, а выход коммутатора подключен к второму входупорогового селектора, к третьему входу которого подключен выход формирователя опорного сигнала.уса.рванин Яасругк С еи пии ичиюи чела РИачи Ьлииия ис,Составитель Г.ЛерантоТехред Л,Олийнык Корректор Т.Палий едактор А,Долин аказ 6612/57 Тираж 626 НИИПИ Государственного комитета по из 113035, Москва, Ж, РКНТ СССР омбинат "Патент", г. Ужгород 1 агарина, 101 оиэводственно-издательск Подлиснотениям и открытиям лская наб., д, ч/5