Преобразователь сдвига фазы в код скорости и ускорения

;г,ИБЯН 1) ),. нов о СССР1974.СССР1985. ОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ К АВТОРСКОМУ СВИДЕТЕПЬСТ(54) ПРЕОБРАЗОВАТЕЛЬ СДВИГА ФАЗЫ ВКОД СКОРОСТИ И УСКОРЕНИЯ(57) Изобретение относится к областиавтоматики и вычислительной техникии может быть использовано для связианалоговых источников информации сцифровым вычислительным устройством.С целью расширения области применения путем формирования кода модуляускорения в преобразователь сдвига фазыв код скорости и ускорения, содержащий шины опорного и измерительногосигналов, шесть делителей частоты,два одновибратора, три триггера,три элемента И, элемент ИЛИ, формирователь тактовых импульсов, триформирователя импульсов, три синхро низатора, сумматор, регистр, счетчик, введены два регистра, арифметико-логический блок (АЛБ), три одновибратора, четыре триггера, два элемента И, два элемента ИЛИ, дешифратор и второй формирователь тактовыхимпульсов. При отсутствии перемещенияизмерительного сигнала относительноопорного количество импульсов, поступающих на суммирующий и вычитающийвходы счетчика, одинаково. При равномерном перемещении измерительногосигнала относительно опорного количество импульсов, переписываемых вдва регистра, одинаково. При наличииразгона, торможения или реверса количество импульсов, переписываемыхиз счетчика в регистры, различно ипропорционально изменению частоты вкаждом отсчетном периоде, При этомдля разгона и торможения код ускорения определяется в АЛБ как разностькодов в регистрах, а для реверса -как сумма кодов регистров за отсчетный период. Максимальная угловая скорость изменения фазы составляет л,/2за половину периода опорного сигнала. 2 ил.Изобретение относится к автоматике и Вычислительной технике и можетбыть использовано для связи аналогоВых источникОВ информации с цифрОВым 5вычислительным устройством.Цель изобретения - расширение области применения преобразователя путем формирования кода модуля ускорения. 10На фиг.1 представлена структурнаясхема преобразователя; на фиг,2 -временная диаграмма его работы,Преобразователь содержит шины 1и 2 соответственно опорного и измерительного сигналов, делители 3-6частоты, одновибраторы 7-9, триггер10, Формирователь 11 тактовых импульсов, счетчик 12 импульсов, регистры 13 и 14, арифметико-логический блок (АЛБ) 15, регистр 16, элементы И 17 и 18, элементы ИЛИ 19,делитель 20 частоты, дешифратор 21,триггер 22, одновибраторы 23 и 24,элементы ИЛИ 25, триггер 26, формирователи 27-29 импульсов, триггеры 3032, синхронизаторы 33-35, элементыИ 36-38, сумматор 39, делитель 40частоты, элемент ИЛИ 41, генератор42 импульсов, формирователь 43 такто- З 0вых импульсов. Сумматор 39 имеет выходы "Сумма" 44 и "Перенос" 45, АЛБимеет информационные входы 46 и 47для кода А и кода В соответственно,Преобразователь работает следующим образом.35Формирователь 43 тактовых импульсов формирует две последовательностичередующихся тактовых импульсов (ТИ 1и ТИ 2) длительность которых равнадлительности импульсов генератора 42импульсов, а частота на его выходахвдвое ниже частоты генератора 42,Импульсы последовательности ТИ 2 подаются на входы синхронизаторов 34 45 и 35 и на вход элемента И 36, а импульсы последовательности ТИ 1 - на входы элементов И 37 и 38 и на вход синхронизатора 33. Формирователи 27 и 28 формируют короткие импульсы 50 (Фиг.2 в,г) в момент изменения входных сигналов (фиг.2 а,б) от отрицательного значения в положительное, а Формирователь 29 наоборот (фиг2 д)- при изменении входного сигнала От по ложительного значения к отрицательному (фиг.2 б), Триггеры 30-32, выходной сигнал с которых подается на соответствующие входы синхронизаторов 33-35, обеспечивают прохождение целых импульсов через элементы И 36-38 при подаче на одни входы триггеров 30-32 импульсов с соответствующих Формирователей 27-29, на их другие входы - импульсов переноса с выходов делителей 3-5 соответственно. На выходах элементов И 36-38 получаются пачки импульсов (Фиг.2 е,ж,з) при количестве импульсов в пачках, равном коэффициенту деления делителей 3-5,Частота генератора 42 импульсов и коэффициент деления делителей 3-5 при заданной частоте опорного сигнала выбираются исходя из требуемой дискретности преобразования Фазы и Временной дискретности отсчета скорости и ускорения.Сигнал с выхода элемента И 36 (фиг,2 е) подается на вычитающий вход счетчика 12 импульсов, Сигналы с элементов И 37 и 38 (фиг.2 ж,з) подаются на суммирующие входы сумматора 39, Сигнал с одного выхода 44 сумматора 39 подается на элемент ИЛИ 41 через делитель 40 частоты, имеющий коэффи-. циент деления 2, а с другого выхода 45 непосредственно. Результирующий сигнал с выхода элемента ИЛИ 41 (фиг.2 и) подается на суммирующий вход счетчика 12 импульсов и представляет собой последовательность пачек отсчетных импульсов, следующих одна эа другой при частоте импульсов в пачках, равной Г.Сигнал (фиг,2 к) с импульсного выхода делителя 3 поступает на вход делителя 6. Импульсами сигнала (фиг,2 л) с импульсного выхода делителя 6 переписывается знак результата отсчета из счетчика 12 в триггер 22. Импульсы с импульсного выхода делителя,6 частоты импульсов через одновибратор 7 поступают на Формирователь 11 тактовых импульсов, который формирует две последовательности чередующихся импульсов, длительность которых равна длительности импульсов с одновибратора 7, а частота на его выходах вдвое меньше частоты выходных импульсов делителя 6.Эти импульсы поступают на управляющие входы регистров 13 и 14 и переписывают поочередно в них результат отсчета разностного счетчика 12 импульсов.Импульсы с выхода одновибратора 7 через одновибратор 8 обеспечиваютсброс в ноль счетчика 12 импульсов.Импульсы с одновибраторов 7 и 8 занимают промежуток времени между импульсами ТИ 1 и ТИ 2,При отсутствии изменения фазыизмерительного сигнала относительноопорного при любом их взаимном расположении (фиг.2 б) количество импульсов, поступающих на суммирующий ивычитающий входы счетчика 12 импульсов, одинаково и результат отсчета,который переписывается в регистры 13и 14, не изменяется, При изменениифазы измерительного сигнала относительно опорного (фиг,2 б), соответствующем отставанию фазы в сигнале, свыхода элемента ИЛИ 41 (фиг,2 и) этому изменению фазы соответствует отсутствие импульсов, и на суммирующийвход счетчика 12 импульсов поступаетменьшее количество импульсов, чем наего вычитающий. Результат отсчета,переписываемый в регистры 13 и 14,соответствует изменению фазы со знаком имнус, переписываемым из счетчика 12 в регистр 22 импульсом с импульсного выхода делителя 6 частоты.При изменении фазы измерительногосигнала относительно опорного, соответствующему опережению фазы, в сигнале с элемента ИЛИ 41 этому изменению фазы соответствует двойное количество импульсов (фиг2 и) и на суммирующий вход счетчика 12 импульсов поступает большее количество импульсов,чем на его вычитающий. Результат отсчета, переписываемый в регистры 13и 14, соответствует изменению фазысо знаком плюс, переписываемому изсчетчика 12 импульсов в триггер 22импульсом с импульсного выхода делителя 6 частоты.При отсутствии перемещения измерительного сигнала относительно опорного количество импульсов с элементов И 36 и ИЛИ 41, поступающих на вычитающий и суммирующий входы счетчика 12 импульсов, одинаково. Результаты отсчетов в регистрах 13 и 14 равнынулю.1При равномерном перемещении измерительного сигнала относительно опорного в сторону опережения или отставания в счетчике 12 импульсов за время измерения накапливается число,пропорциональное скорости перемещения фазы измерительного сигнала относительно опорного. При этом числа, по 51 О очередно переписываемые в регистры13 и 14, равны между собой.При наличии разгона, торможенияили реверса результат отсчета, поочередно переписываемый из счетчика 12импульсов в регистры 13 и 14 импульсами с формирователя 11 тактовых импульсов, различен и пропорционалендевиации частоты в каждом отсчетномпериоде,При этом для разгона и торможения код ускорения определяется какразность кодов регистров 13 и 14,а для реверса код ускорения определяется как сумма кодов регистров 13и 14 за отсчетный период.Сигналы с информационных выходоврегистров 13 и 14 поступают на инФормационные входы 46 и 47 АЛБ 15.При реализации АЛБ 15 арифметическойфункции А-Б, когда код числа с регистра 13 больше или равен кодучисла с регистра 14, на информацион ных выходах АЛБ 15 выделяется разность кодов, а на его выходе"Перенос" - уровень лог, "1", Уровень .лог, "1" с выхода "Перенос" поступает на Э-вход триггера 10, на С-входкоторого поступает импульс с одновибратора 8. Поц действием этого импульса триггер 10 устанавливается в единичное состояние и обеспечивает прохождение импульса с одновибратора 9через элементы И 17 и ИЛИ 19 на уп. равляющий вход регистра 16 и Р-входтриггера 26, При этом переписываетсярезультат с информационных выходовАЛБ 15 в регистр 16 и триггер 26 по 4 О управляющим входам АЛБ 15, подтверждает выполнение им функции А-Б,При реализации АЛБ 15 арифметической функции А-Б, когда код числас регистра 13 меньше кода числа с ре гистра 14, на информационных выходахАЛБ 15 выделяется разность кодов вдополнительном коде, а на его выходеПеренос - уровень лог. 0. Приэтом под действием импульса с одновибратора 8 триггер 10 устанавливается в нулевое состояние и обеспечиваетпрохождение мпульсов ТИ 1 через элемент И 18 на вход делителя 20 и навходы сдвига регистров 13 и 14, Поразрядно соединенный дешифратор 21. сделителем 20 выделяет на своих выходах импульсы и и 2 п, где и - номеримпульса, равный количеству разрядоврегистра 13 и 14. На момент достиже 1358096.5 10 15 20 25 30 ния п-го импульса на первом выходе. дешифратора 21 коды в регистрах 13и 14 сдвигаются и меняются местами,п-й импульс с первого выхода дешифратора 21 через элемент ИЛИ 19 поступает на управляющий вход регистра16 и К-вход триггера 26, переписываярезультат с информационных выходовАЛБ 15 в регистр 16, подтверждаясостояние триггера 26, обеспечивающий на управляющих входах АЛБ 15 выполнение арифметической .функции А-Б.По достижении количества импульсовна входе делителя 20, равного 2 п, коды на регистрах 13 и 14 возвращаютсяв исходное состояние, а импульс, соответствующий 2 п, с второго выходадешифратора 21 устанавливает триггер10 в единичное состояние по входу.При реализации АЛБ 15 арифмеТическойфункции А-Б, что соответствует толькоизменению направления перемещения измерительного сигнала относительноопорного, триггер 22 переключаетсяс приходом импульса с импульсного выхода делителя 6 частоты. Одновибраторы 23 и 24 формируют на своих выходах импульсы: один при изменении сигнала на входе с лог."0" на лог."1",а другой - с лог, "1" на лог, "0",которые через элемент ИЛИ 25 устанавливают триггер 26 в единичное состояние по третьему входу, обеспечиваяАЛБ 15 реализацию Функции А-Б,Арифметическая операция А-Б выполняется АЛБ 15 аналогично выполнению арифметической Функции А-Б, независимо от состояния сигнала лог,"0" или лог, "1" на его выходе "Перенос", так как А+Б = Б+А,Максимальная угловая скорость изменения фазы в преобразователе определяется как максимально допустимоеизменение Фазы измерительного сигнала, равное У/2 за время Топорногосигнала.Предлагаемый преобразователь может найти широкое применение для контроля и регулирования в Фазовых системах ЧПУ, например для контроля управляющих программ, записанных намагнитной ленте на соответствие данных ускорений постпроцессора и данныхкоординатных значений ускорений настанках с ЧПУ.Формула изобретения Преобразователь сдвига фазы в кодскорости и ускорения, содержащий первый Формирователь импульсов, вход которого соединен с шиной опорного сигнала, второй и третий Формирователиимпульсов, входы которых соединеныс шиной измерительного сигнала, выходы первого, второго и третьего формирователей импульсов подключены кпервым входам соответственно первого,второго и третьего триггеров, выходыкоторых подключены к первым входамсоответственно первого, второго итретьего синхронизаторов, выходы первого, второго и третьего синхронизаторов подключены к первым входам соответственно первого, второго и третьего элементов И, выходы которыхподключены к входам соответственнопервого, второго и третьего делителей частоты, генератор импульсов,первый Формирователь тактовых импульсов, один выход которого подключен к вторым входам первого синхронизатора, второго и третьего элементов И, а другой выход - к вторым входам первого элемента И, второго итретьего синхронизаторов, выходывторого и третьего элементов И подключены к входам сумматора, один выход которого через четвертый делительчастоты, а другой непосредственноподключены к входам первого элементаИЛИ, выходы первых элемента И и ИЛИподключены соответственно к первомуи второму информационным входам счетчика импульсов, группа выходов которого подключена к информационнымвходам первого регистра, выход первого делителя частоты подключен к 40 входу пятого делителя частоты, первый одновибратор, выход которогоподключен к входу второго одновибратора, шестой делитель частоты, о тл и ч а ю щ и й с я тем, что, с це лью расширения области примененияпреобразователя, в него введены второй и третий регистры, арифметикологический блок, третий, четвертыйи пятый одновибраторы, четвертый,пятый и шестой триггеры, четвертый 50и пятый элементы И, второй и третийэлементы ИЛИ, дешифратор и второйформирователь тактовьж импульсов,выход первого одновибратора подключен к входу второго формирователя,тактовых импульсов, первый и второйвыходы которого подключены к первымуправляющим входам первого и второгорегистров соответственно, выход вто рого одновибратора подключен к установочному входу счетчика импульсов,к входу третьего одновибратора и куправляющему входу четвертого триггера, выход третьего одновибратора ипервый выход четвертого триггера подключены к входам четвертого элементаИ, один выход первого формирователятактовых импульсов и второй выходчетвертого триггера подключены квходам пятого элемента И, выход которого подключен к входу шестого делителя частоты и вторым управляющимвходам первого и второго регистров,выходы шестого делителя частоты подключены к входам дешифратора, первыйвыход которого и выход четвертогоэлемента И подключены к входам второго элемента ИЛИ, выход которогоподключен к управляющему входу третьего регистра и одному входу пятоготриггера, выход знакового разрядасчетчика импульсов подключен к информационному входу шестого триггера,а группа выходов счетчика импульсовподключена к информационным входамвторого регистра, выходы первогои второго регистров подключены кпервой и второй группам инФормационных входов арифметика-логического блока, первый и второй управляющиевходы которого подключены к первомуи второму выходам пятого триггера 5соответственно информационные выУходы подключены к информационным входам третьего регистра, а выход переноса подключен к информационномувходу четвертого триггера, второй выход дешифратора подключен к установочному входу четвертого триггера,выход старшего разряда первого регистра подключен к последовательномувходу второго регистра, а выход стар шего разряда второго регистра подключен к последовательному входу первогорегистра, выход пятого делителя частоты подключен к управляющему входушестого триггера, выходы которого рб через четвертый и пятый одновибраторысоответственно подключены к входамтретьего элемента ИЛИ, выход третьегоэлемента ИЛИ подключен к другому входу пятого триггера, выходы первого, 25 второго и третьего делителей частотыподключены к вторым входам соответственно первого, второго и третьеготриггеров, выход генератора импульсовсоединен с входом первого фор д мирователя тактовых импульсов.оставитель М.Сидорова ехред М.Ходанич Тираж 900 Государственного комитета СССделам изобретений и открытий