Преобразователь код-временной интервал
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(19) 111) Н 03 К 7/08, 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИ ЕЛЬСТ АВТОРСКОМУ С В. Беля ство СССР/00, 1977,ЛЬ КОД - ВРЕ к импульснои овано для одескольких разов с широтноходимых дляустройством, числом степетсяпользиянгнал необнымшим ханаоЯ Выход 1 ан Риг СУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относитехнике и может быть исновременного формированличных по скважности сиимпульсной модуляцией,управления многоприводнапример роботом, с боль ней свободы. Цель изобретения - расширение функциональных возможностей устройства - достигается путем увеличения числа одновременно преобразуемых различных кодов в соответствующие временные интервалы. Для этого в устройство дополнительно введены дешифратор 8 и триггеры 9 по числу каналов преобразования с функциональными связями, показанными на чертеже. Кроме того, устройство содержит генератор 1 импульсов, счетчик 2 импульсов, задатчик 3 кода, запоминающий блок 4, элементы 2 И-ИЛИ 5, второй счетчик 6 импульсов, блок 7 сравнения кодов. Введение новых элементов и связей позволяет одновременно преобразовывать несколько различных кодов в соответствующие временные интервалы без увеличения по числу каналов преобразования всех содержащихся в устройстве элементов. 2 3. п. ф-лы, 4 ил.10 15 20 25 30 35 40 45 50 55 1Изобретение относится к импульсной технике и может быть использовано для одноирсмеииого формирования нескольких раз. личных по скважности сигналов с широтноим иульсной модуляцией, необходимых для управления многоприводным устройством, например роботом, с большим числом степеней свободы.Целью изобретения является расширение функциональных возможностей устройства путем увеличения числа одновременно преобразуемых различных кодов в соответствующие временные интервалы.На фиг. 1 представлена функциональная схема устройства; на фиг. 2 - схема счетчика импульсов; на фиг. 3 - 4 временные диаграммы работы преобразователя.Преобразователь код - временной интервал содержит генератор 1 импульсов, счетчик 2 импульсов, задатчик 3 кодов, запоминающий блок 4, элементы 2 И-ИЛИ 5, счетчик 6 импульсов, блок 7 сравнения кодов, дешифратор 8, триггеры 9, при этом выход генератораимпульсов соединен со счетными входами счетчиков 2 и 6, младшие разряды счетчика 2 соединены с адресными входами дешифратора 8, запоминающего блока 4 и задатчика 3 кодов, информационные входы которого соединены с входными шинами, а выходы - с первыми входами элементов 2 И-ИЛИ 5, вторые входы которых соединены с прямым выходом старшего разряда счетчика 2, соответствующий инверсный выход которого соединен с третьими входами элементов 2 И-ИЛИ 5, четвертые входы которых соединены с выходами запоминаюгцего блока 4, а выходы - с информационными входами счетчика 6, выходы которого соединены с информационными входами запоминающего блока 4 и входами блока 7 сравнения кодов, выход которого соединен с входом запрета записи запоминающего блока 4 и информационными входами триггеров 9, счетные входы которых соединены с соответствующими выходами дешифратора 8, а выходы - с выходными шинами.Генератор импульсов может быть выполнен на основе инверторов с резистивно-емкостными связями или с кварцевой стабилизацией, например, на микросхеме К 155 ЛН 1.Счетчик 2 импульсов выполнен суммирующим и может быть выполнен на микросхемах К 155 ИЕ 5, К 155 ЛА 2 и К 155 ЛН 1, например по схеме, приведенной на фиг. 2.Задатчик 3 кодов и запоминающий блок 4 выполнены многорегистровыми, с числом регистров, соответствующим количеству одновременно преобразуемых различных кодов, а разрядностью регистров, равной разрядности входных кодов, например, на микросхемах запоминающих устройств К 155 РУ 2, выходы которых подключены через нагрузочные резисторы к источнику питания, а 2к информационным входам подключены дополнительные инверторы, например, на микросхемах К 561 ЛН 2 для компенсации инвертирования ими выходного сигнала.Элементы "И-ИЛИ могут быть выполнены на микросхемах К 599 ЛКЗ и их количество определяется разрядностью входных кодов.Счетчик 6 может быть выполнен на основе микросхемы К 155 ИЕ 7, блок 7 сравнения кодов может быть выполнен на основе микросхем К 155 ЛА 2 или К 155 ЛЛ 1, в зависимости от представления входной информации прямыми или инверсными кодами.Дешифратор 8 может быть выполнен на основе микросхемы К 155 ИДЗ, а триггеры 9 - на основе микросхем К 155 ТМ 2,При использовании в устройстве элементов, выполненных на других типах микросхем, для сохранения работоспособности устройства необходимо соблюдать следующие временные соотношения. Сигнал с выхода блока 7 должен поступать на вход запрета записи запоминающего блока 4 раньше изменения информации на его информационных входах, а на информационные входы триггеров - позже изменения сигналов на выходах дешифратора 8, в противном случае в устройстве нарушится соответствие выходных сигналов входным.Преобразователь код - временной интервал работает следующим образом.Генератор 1 импульсов вырабатывает импульсы, поступающие на вход суммирующего счетчика 2, младшие разряды Я, , О, которого с тактовой частотой генератора 1 импульсов осуществляют последовательный перебор 2 адресов многорегистрового задатчика 3 кодов, многорегистрового запоминающего блока 4 и дешифратора 8. На выходах Я, , Я,задатчика 3 кода и запоминающего блока 4 в каждый такт частоты устанавливается информационный код того канала преобразования, адрес которого в данный такт определяется значениями младших разрядов Я, , Ясчетчика 2. На одном из выходов Я, , Ядешифратора 8, соответствующем каналу преобразования, адрес которого в данный такт установлен на его адресных входах А, ,А, появляется импульс отрицательной полярности, который устанавливает соответствующий триггер 9 в состояние, определяемое уровнем сигнала на его информационном входе. С прямого Р и инверсного Р выходов старшего разряда счетчика 2, подключенных к вторым и третьим входам М элементов 2 И-ИЛИ 5, в течение первых 2 тактов генератора 1 импульсов поступают соответственно еди. ничный и нулевой уровни сигналов. Поэтому в течение указанных тактов на выходы элементов 2 И-ИЛИ 5, т, е. на входы Р Р предварительной установки счетчика 6, поступают информационные коды с выходов1401589 51015 20 25 формула изобретения 30 35 40 45 50 55 3Я, Я задатчика 3 кодов и не проходят коды с выходов (,), , Язапоминающего блока 4. Счетчик 6 изменяет значение поступающего на входы Р, , Рн кода на единицу младшего разряда в течение каждого из 2 фф тактов генератора 1 импульсов. Причем, при задании на входной шине временных интервалов прямыми кодами счетчик 6 выполнен вычитающим, а при задании обратными кодами - суммирующим.С выходов Я, , Я счетчика 6 измененный код поступает на информационные входы Р .Ри запоминающего блока 4, куда происходит его запись при условии отсутствия запрещающего нулевого уровня сигнала на его входе запрета записи Ч. Блок 7 сравнения кода с постоянным числом вырабатывает этот нулевой уровень сигнала на своем выходе при равенстве уровней сигналов на выходах Я,;, Я счетчика 6 единичному уровню в случае задания временных интервалов прямыми кодами и нулевому - в случае задания обратными кодами. Кроме того, сигнал с выхода блока 7 сравнения кода с постоянным числом поступает на информационные входы триггеров 9, что при задании ненулевой длительности временного интервала по какому-либо каналу позволяет установить триггер 9, соответствующий этому каналу, в единичное состояние при обращении по адресу этого канала в течение первых 2 фф тактов цикла преобразования.Для последующих 2 (2 " - 1) тактов уровни сигналов на прямом Р и инверсном Р выходах счетчика 2 изменяют свои значения на противоположные. Поэтому, в эти последующие такты на входы Р , Рн предварительной записи счетчика 6 через элементы 2 И-ИЛИ 5 поступают информационные коды с выходов Я , Язапоминающего блока 4 и не проходят коды с выходов Я ., Я задатчика 3 кодов.С выходов Я, Я счетчика 6 повторно измененный код поступает на информационные входы Р , Рзапоминающего блока 4, куда он и записывается при условии отсутствия запрещающего сигнала на входе У Таким образом, информационный код любого канала преобразования, хранящийся в запоминающем блоке 4, в такты обращения по адресу этого канала изменяется на единицу младшего разряда в каждый такт до тех пор, пока не станет равным коду на вход ных шинах 1 Р, ХР, соответствующему вре менному интервалу нулевой длительности. С этого момента и до начала нового цикла преобразования на выходе блока 7 сравнения кодов с постоянным числом в такты обращения по адресу данного канала устанавливается нулевой уровень сигнала, запрещающий изменение информационного кода в запоминающем блоке 4 и позволяющий установить в нулевое состояние триггер 9, соответствующий этому каналу преобразо 4вания. Так продолжается до тех пор, пока не закончатся эти 2 фф (2" - 1) такты. А затем ровни сигналов на прямом Р и инверсном Р выходах счетчика 2 вновь становятся соответственно единичным и нулевь 1 м. На выходы элементов 2 И-ИЛИ 5 поступают информационные коды с выходов О , Я задатчика 3 кодов, и начинается новый цикл преобразования кодов во временные интервалы. Таким образом, длительность цикла преобразования кода во временной интервал составляет 2 ф 2 ф тактов. Дискрет преобразования составляет 2 ф тактов. Максимальная длительность временного интервала, которую можно задать, составляет 2 (2" - 1) тактов. Введение в преобразователь код - временной интервал новых элементов и связей позволяет повысить функциональные возможности устройства, т. е. одновременно преобразовывать несколько различных кодов в соответствующие временные интервалы без увеличения по числу каналов преобразования всех содержащихся в устройстве элементов. 1. Преобразователь код - временной интервал, содержащий генератор импульсов, выход которого подключен к входу первого счетчика, задатчик кодов, информационные входы которого соединены с входными шинами, а выходы подключены к первым входам элементов 2 И-ИЛИ, к другим входам которых подключены выходы запоминающего блока, информационные входы которого соединены с выходами второго счетчика, блок сравнения кодов, выход которого подключен к одному из входов триггера, отличающийся тем, что, с целью расширения функциональных возможностей устройства путем увеличения числа одновременно преобразуемых различных кодов в соответствующие временные интервалы, в него дополнительно введены дешифратор и триггеры по числу каналов преобразования, причем прямой выход старшего разряда первого счетчика соединен с вторыми входами элементов 2 И-ИЛИ, а инверсный - с третьими, четвертые входы которых соединены с выходами запоминающего блока, а выходы - с информационными входами второго счетчика, счетный вход которого подключен к выходу генератора импульсов, а выходы - к входам блока сравнения кодов, выход которого соединен с входом запрета записи запоминающего блока и информационными входами триггеров, выходы которых соединены с выходными шинами, а счетные входы - с выходами дешифратора, входы которого соединены с адресными входами задатчиков кодов и запоминающего блока и выходами младших разрядов первого счетчика.52. Преобразователь по п. 1, отличающий. ся тем, что второй счетчик выполнен вычитающим, блок сравнения кодов выполнен в виде элемента И-НЕ, а задание временных интервалов осуществлено прямыми кодами. 63, Преобразователь по п. 1, отличающийся тем, что второй счетчик выполнен суммирующим, блок сравнения кодов выполнен в виде элемента ИЛИ, а задание временных интервалов осуществлено обратными кодами.1401589 Составитель Е. БорзовРедактор Н. Гунько Техред И. Верес Корректор И. ЭрдейиЗа каз 2540/54 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Ю о Ъ. С с,д
СмотретьЗаявка
4050558, 07.04.1986
ПРЕДПРИЯТИЕ ПЯ А-1758
АХМАДЕЕВ ЭЛЬЯНУР ВАЛИАХМЕДОВИЧ, БЕЛЯЕВ ДМИТРИЙ ВАЛЕНТИНОВИЧ, СИМОНОВ ВАЛЕНТИН ПАВЛОВИЧ
МПК / Метки
МПК: H03K 11/00, H03K 7/08
Метки: интервал, код-временной
Опубликовано: 07.06.1988
Код ссылки
<a href="https://patents.su/6-1401589-preobrazovatel-kod-vremennojj-interval.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь код-временной интервал</a>
Предыдущий патент: Устройство допускового контроля двухканальных усилителей
Следующий патент: Многоканальный коммутатор
Случайный патент: Мельница