Преобразователь цифрового кода в частоту следования импульсов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(9 ( ) 4 Н 03 М 1/86 ИС ИЗОБР ВИДЕТЕЛЬСТ ВТОРСН 805/24-245.837.85. Бюл.Безыменко иое проектн(21) 358 (22) 03. (46) 23. (72) Г.Г (71) Осо бюро Нау динения (53) 681 (56) Авт371673Автор Р 869543 цец сшествуУ 27 А.В.Мин укторс го объ равнественноатика" чно-произво Черметавто 325(088.8) орское свид кл. Н 03 ское свидет кл. Н 03тановки логическои а ю щ и и с асширения фуей преобразо я тем, кциоцальателя, в я импультельст 13/20льство 13/20 о СССР 01.07.71.СССР 10.04,80. то, с целью ых возможно ецы с соми шина ретии к входног кроме м соотвмладшего, соедиетствующего предаждо нен с выхо а ср го эле шествующего нения допол к ия кодов, а адного элеме ельного блок к шине к 11 таршего декадия дополнителькодов соединен мпульсов, с входом хо и счетн чика им пульератора лока разде выход которог одом младшей пульсов, первь ен со счетным с ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(54) 57) ПРЕОБРАЗОВАТЕЛЬ ГИФРОВОГОКОДА В ЧАСТОТУ СЛЕДОВАНИЯ ИМПУЛЬСОВсодержащий регистр памяти, входы которого подключены к соответствующимшинам входного кода, основной блоксравнения кодов, выйолненный на /1,декадных элементах сравнения, генератор импульсов, делитель частоты,выход которого соединен с выходнойшиной, счетчик импульсов, выполненныйна / декадах, выход переноса каждойиз которых, кроме младшей и старшей,подключен к счетному входу соответствующей последующей декады, а информационные выходы декад подключены вобратном порядке к первым входам соответствующих декадных элементовсравнения блока сравнения кодов,вторые входы которых подключены ксоответствующим выходам регистрапамяти, вход разрешения записи которого соединен с выходом переносастаршей декады счетчика импульсов,и элемент запрета, первый вход которого соединен с выходом старшего декадного элемента сравнения блока нения кодов, третин вход каждо о декадного элемента сравнения ко орого, кроме младшего, со ыходом соответствующего и о декадного элемента сравнения блока сравнения кодов, а тр младшего декадного элемента о введены блок разделе ов, формирователь импульсов, элеент И, элемент ИЛИ и дополнительный лок сравнения кодов, выполненный наИ декадных элементах сравнения, перые входы которых подключен, к перым входам соответствующих декадных лементов сравнения основного блока равнения кодов, вторые входы соедиетст вующими дополнит ел ельного блока сравнеретий вход младшего дета сравнения дополниравнения кодов подтановки логической 1, при этом выход ного элемента сравнеого блока сравнения входом формировате выход которого соеди сброса младшей декад дом второй декады сч сов, причем выход ге сов соединен с входо1169170 декады счетчика импульсов и вторымвходом элемента запрета, а второйвыход - с первым входом элемента И,второй вход которого подключен к шиИзобретение относится к импульсной технике и может быть использовано, в частности в качестве выходногоузла различных систем цифрового управления автоматики. 5Цель изобретения - расширениефункциональных возможностейпреобразов ателя .На чертеже изображена структурнаяэлектрическая схема преобразователя 10(для случая преобразования трехразрядного двоично-десятичного кода).Преобразователь содержит регистр1 памяти, предназначенный для .хранения в двоично-десятичных ячейках 2-4преобразуемого кода, блок 5 сравнения кодов, декадные элементы 6-8сравнения которого выполнены, например, на элементах 2-2-2 И-ЗИЛИ, дополнительный блок 9 сравнения кодов,состоящий из трех декадных элементов 10-12 сравнения, счетчик 13 импульсов, выполненный на трех декадах14-16, формирователь 17 импульсов,генератор 18 импульсов, блок 19 разделения импульсов, элемент 20 запрета, элемент И 21, элемент ИЛИ 22,делитель 23 частоты, шины 24-26 входного кода, дополнительные шины 27-29входного кода, шину 30 управления,выходную шину 31 и шину 32 установки логической "1".Преобразуемый трехразрядный двоично-десятичный код И=И 10 +И 10 +7 2+И 10 подается по шинам 24-26 навход регистра 1 памяти, с выхода которого обратный код подается на вторые входы блока 5 сравнения кодов,на первые входы которого подаетсякод со счетчика 13 импульсов в обрат -40ном порядке (т. е. декады регистра 1памяти и счетчика 13 импульсов подключены к блоку 5 сравнения кодов вобратном порядке). Обратный код с кодового задатчика Б 30 д=иззм 10+И 2 зад х не управления, а выход-к первому входуэлемента ИЛИ, второй вход которого соеди"нен с выходом элемента запрета, а выход -с входомделителя частоты. 10 +И10 по дополнительным шинам 27-29 входного кода подается навходы дополнительного блока 9 сравнения кодов аналогично основному блоку 5 сравнения кодов, При этом выход переноса декады 15 счетчика 13импульсов подключен к счетному входудекады 16, выход переноса которойсоединен с входом разрешения записирегистра 1 памяти, первый выход элемента 20 запрета соединен с выходомстаршего декадного элемента 6 сравнения блока 5, третьи входы декадныхэлементов 6 и 7 сравнения соединенысоответственно с выходами элементов7 и 8, а третий вход элемента 8 - сшиной 32 установки логической "1".Третьи входы декадных элементов 10и 11 сравнения дополнительного блока9 сравнения кодов соединены соответственно с выходами элементов 11 и 12,а третий вход элемента 12 - с шиной32 установки логической "1". Выход старшего декадного элемента10 сравнения дополнительного блока 9сравнения кодов соединен с входомформирователя 17 импульсов, выход которого соединен с входом сброса младшей декады 14 и со счетным входом декады 15 счетчика 13 импульсов. Выходгенератора 18 импульсов соединен свходом блока 19 разделения импульсов,первый выход которого соединен сосчетным входом младшей декады 14счетчика 13 и вторым входом элемента20 запрета, а второй выход - с первымвходом элемента И 21, второй входкоторого подключен к шине 30 управления, а выход - к первому входу элемента ИЛИ 22, второй вход которогосоединен с выходом элемента 20 запрета, а выход - с входом делителя 23частоты, выход которого соединен свыходной шиной 31,го блока 9 сравнения кодов. Посчеэтого сброс младшей декады 14 счетчика 13 импульсов происходит при достижении кодом этой декады величины5 И, . С приходом десятого импульсана счетный вход второй декады 15счетчика 13 импульсов код в последней станет равным нулю, на выходевторого декадного элемента 11 срав 0 пения дополнительного блока 9 сравнения кодов появится логический "0",и код в младшей декаде 14 счетчика13 импульсов вновь нарастает от Одо (И 5 ээ+1),Таким образом можно проследить ра.боту младшей декады 14 счетчика 13импульсов до его обнуления, т.е, до1момента появления импульса переносана выходе старшей декады 16 счетчика13 импульсов. После этого все повторяется сначала.Промежуток времени Т, между двумяимпульсами переноса на выходе счет -чика 13 импульсов представляет собойодин цикл (период) преобразования,Длительность цикла преобразованияопределяется кодом, подаваемым навход дополнительного блока 9 сравнения кодов с кодового задатчика пошинам 27-29 Каждая декада блока сравнения кодов работает следующим образом,Если код И на первом входе любой из декад блока сравнения кодовменьше кода. И на ее втором входе,то на выходе этой декады действуетсигнал логического "0". Появлениелогической "1" на выходе декады зависит от величины сигнала на ее третьем входе, Если на третьем входедекады действует сигнал логического"0", то логическая "1" появится навыходе этой декады при НИ+1. Если на третьем входе этой декады действует сигнал логической "1", то на 15ее выходе логическая "1" появитсяпри 11 В) 1 К.Элемент 20 запрета пропускает импульсы эталонной частоты г , если совыхода старшей декады блока 5 сравнения кодов на ее вход поступает логический "0", и не пропускает импульсы частоты Й, если на выходе действует сигнал логической "1". Блок 19разделения импульсов предназначен 25для формирования двух импульсных последовательностей, частоты которыхравны по абсолютной величине частотеэталонного генератора 1 Й ; =,Г (= 11,э 1и импульсы в которых сдвинуты один 30относительно другого на полпериода.Преобразователь работает следующим образом.В исходном состоянии код в счетчике 13 импульсов равен нулю. По ме- Зре поступления импульсов эталонной1частоты гна счетный вход младшейдекады 14 счетчика 13 импульсов кодв последней начинает нарастать. Приувеличении кода в младшей декаде 14счетчика импульсов до значения (Иэ +эаь,+1) на выходе старшего декадного элемента 10 сравнения дополнительногоблока 9 сравнения кодов появится сигнал логической "1", по фронту которо го формирователь 17 импульсов сфорирует импульс, поступающий на счетный вход второй декады 15 счетчика13 импульсов и на вход сброса младшей декады 14 счетчика 13 импульсов,код в которой снова начинает нарастать от 0 до (Бэ +1). Так будет продолжаться до тех ггор, пока код всредней декаде 15 счетчика 13 импульсов не достигнет значения (И 2 +1),2 ИА фт.е. пока не появится логическая "1" на третьем входе старшего декадногоэлемента 10 сравнения дополнительно(1) где То - период следования импульсов эталонной частоты, т.е. в промежуток времени от одного импульса переноса на выходе счетчика импульсов до дру - гого на счетный вход этого счетчика поступает Иэ,эА число импульсов эталон - ной частоты. Причем нужное количество импульсов обеспечивается благодаря управляемому сбросу первой декады 14 счетчика 13 импульсов. Управление сбросом осуществляется в результате поразрядного анализа кода в счетчике 13 импульсов и кода, поступающего с кодового задатчика.Вследствие этого младшая декада 14 счетчика 13 импульсов считает до (1 Я 1 эаА+1) или до Иээад. РезУльтат поразрядного анализа кода, поступающего с кодового задатчика, определяется выражениемгэдА 1 ( З.тод ) ( 2 зОд 1) 11 э за 10"эх30,(2)Таким образом, изменяя Иэ,э, можно изменять время цикла преобразования.Преобразование кода И в частотуследования импульсов заключается впропускании через элемент 20 запретаза один цикл преобразования количества импульсов, равного величине преобразуемого кода М. Управление элементом 20 запрета осуществляется сигналами с выхода старшего декадного элемента 6 сравнения блока 5 сравнения 1 Окодов.В начале каждого цикла преобразования код в счетчике 13 импульсов равен нулю. Если преобразуемый кодне равен нулю (Б 0, И /О, И,О), то 15на выходе всех декадных элементовсравнения блока 5 сравнения кодовдействует сигнал логического "0", который с выхода старшей декады 6 блока 5 сравнения кодов разрешает прохождение импульсов эталонной частотыГ на выход элемента 20 запрета.По мере поступления импульсов эталонной частоты Г на вход младшей декады 14 счетчика 13 импульсов код в последней начинает увеличиваться, и придостижении им величины (И +1) на вы 3ходе старшего декадного элемента 6сравнения блока 5 сравнения кодовпоявится сигнал логической " 1 и бу- ЗОдет запрещено прохождение импульсовэталонной частоты через элемент 20,т.е. за один просчет младшей декады14 счетчика 13 импульсов на выход элемента 20 запрета пройдет (И+1) импульса. После сброса младшей декады14 счетчика 13 импульсов на выходестаршей декады 6 появится сигналлогического "0" и вновь будет разрешено прохождение импульсов эталон Оной частоты 1 через элемент 20 заопрета,Таким образом, элемент 20 запретабудет пропускать пачки по (И +1) им 3пульса, пока код во второй декаде 15 15счетчика 13 импульсов не достигнетвеличины (И +1). После этого на третьем входе старшего декадного элемента 6 сравнения блока 5 сравнения кодов появится сигнал логической "1"и через элемент 20 будут проходитьпачки по И 3 импульса. Т.е. в зависимости от состояния предыдущих декади 8 старшая декада 6 блока 5 сравнения кодов таким образом управляетэлементом 20 запрета, что через негопроходят пачки по (И+ 1) или по Мимпульсов. Прйчем общее количество импульсов, проходящее за один циклчерез элемент 20 запрета, равно повеличине преобразуемому коду, Импульсом переноса счетчика 13 импупьсовосуществляется запись преобразуемогокода в регистр 1 памяти и цикл преобразования повторяется. Порядок чередования пачек по (Б +1) и по Изимпульсов представляет собой результат поразрядного анализа преобразуемого и текущего кодов в счетчике 13импульсов и определяется выражением Например, при преобразовании кода И=257 выражение (3) принимает вид И=(36+2 4)7+(3 5+2 5) 3=257, т.е. через элемент 20 за один цикл преобразования сначала пройдут 6 пачек по 3 импульсов, затем 4 пачки по 2 импульса, и такое распределение повторится 7 раз. После этого пройдут 5 пачек по 3 импульса и 5 пачек по 2 импульса, такое распределение повторится 3 раза. В следующем цикле преобразования для кода И=257 порядок расстановки импульсов точно такой же.Использование принципа поразрядного анализа позволяет равномерно распределить импульсы эталонной частотыГ по всему периоду преобразования. На выход преобразователя эти импуль-. сы поступают через делитель 23 эталонной частоты, применение которого позволяет улучшить расстановку им - пульсов выходной последовательности во времени,Если на шине 30 управления действует сигнал логического "0", то на вход делителя 23 эталонной частоты через элемент ИЛИ 22 проходят только импульсы с выхода элемента 20 запрета.Частота на выходе преобразователя равнаИ М(4)Т К Т 1 КЧ д иаафгде К - коэффициент деления делителя эталонной частоты,И - величина преобразуемого тока,Если на шине управления элемента И 21 действует логическая "1",то импульсы частоты К через элеомент И 21 и элемент ИЛИ 22 начинают поступать на делитель 23 эталоннойчастоты. В этом случае частота навыходе преобразователя равна й = (1+ в ),И(6)Вьк ККак видно из выражения (6), привеличине преобразуемого кода 2 йа а Максгде Гма, - максимально возможная частота на выходе преобразователя, т,е. все импульсы эталонной частоты проходят на делитель 23 эталонной частоты, и при кодах И)М,а на выход преобразователя будет поступать частота ГКоэффициент деления К делителя эталонной частоты выбирают исходя из заданнойГа, максК2 Г(5)былК К,ЯНо так как )й,") =,Г) =)Гс/, то выражение (5) можно представить в следующем виде: У известного преобразователя частота изменяется от О до 1: , причеммакс ф значение Гмак соответствует фиксированному коду И=999 (для случая преобразования трехразрядного двоичнодесятичного кода).У предлагаемого преобразователя выходная частота может изменяться как от 0 до й так и от ,;оЛМаксмаксКроме того, в предлагаемом преобразователе максимальную выходнуючастоту можно получить при любом требуемом значении преобразуемого кода,Для этого .код М устанавливаютравным такой величине преобразуемогокода, при котором требуется получение максимальной частоты на выходепреобразователя.Например, если Г =1 ИГц, К=250,Икц=750 и на шине 30 управления действует логическая "1", то при -изменении преобразуемого кода от 0 до750 Еы будет изменяться от 4000 Гцдо 8000 Гц. При .значениях преобразуемого кода 750М ( 999 выходнаячастота преобразователя также будетравна 8000 Гц,
СмотретьЗаявка
3587805, 03.05.1983
ОСОБОЕ ПРОЕКТНО-КОНСТРУКТОРСКОЕ БЮРО НАУЧНО ПРОИЗВОДСТВЕННОГО ОБЪЕДИНЕНИЯ "ЧЕРМЕТАВТОМАТИКА"
БЕЗЫМЕНКО ГРИГОРИЙ ГРИГОРЬЕВИЧ, МИСЮРИН АЛЕКСАНДР ВАСИЛЬЕВИЧ
МПК / Метки
МПК: H03M 1/86
Метки: импульсов, кода, следования, цифрового, частоту
Опубликовано: 23.07.1985
Код ссылки
<a href="https://patents.su/6-1169170-preobrazovatel-cifrovogo-koda-v-chastotu-sledovaniya-impulsov.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь цифрового кода в частоту следования импульсов</a>
Предыдущий патент: Преобразователь напряжения во временной интервал
Следующий патент: Преобразователь двоичного кода в троичный код
Случайный патент: Вентильный разрядник