Устройство для решения нелинейных задач теплопроводности

.07 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ НЕЛИНЕЙНЫХ ЗАДАЧ ТЕП 310 ПРОВОДНОСТИ(57) Изобретение относится к гибридной вычислительной технике и предназначено для моделирования нелинейныхзадач теплопроводности. Цель изобретения - упрощение схемы, Поставленнаяцель достигается тем, что устройствовключает три блока памяти, три блокасумматоров, блок сравнения, два триггера, элемент И, регистровую память,блок синхронизации, состоящий из генератора тактовых импульсов, четырехэлементов И, трех счетчиков, двух дешифраторов, двух блоков сравнения,двух регистров, элемента задержки итриггера. 1 з.п. ф-лы, 2 ил.)136Изобретение относится к аналоговой и гибридной вычислительной технике и предназначено для решения нелинейных задач теплопроводности.Цель изобретения - упрощение устройства.На фиг, 1 изображена блок-схема устройства; на фиг. 2 - блок синхронизации.Устройство для решения нелинейных задач теплопроводности содержит В- сетку 1, в каждый узел которой подключены временные резисторы 2, блок 3 кодоуправляемых источников напряжения, регистровую память 4, коммутатор 5, аналого-цифровой преобразователь 6 (АЦП), второй 7 и третий 8 блоки памяти, третий сумматор 9, первый блок 10 памяти, первый 11 и второй 12 сумматоры, блок 13 сравнения, первый триггер 14, элемент И 15, второй триггер 16, блок 17 синхронизации.Блок 17 синхронизации содержит генератор 18 тактовых импульсов, первый элемент И 19, первый счетчик 20, первый дешифратор 21, второй 22 и третий 23 элементы И, второй счетчик 24, второй дешифратор 25, первый блок 26 сравнения, первый регистр 27, третий счетчик 28, второй блок 29 сравнения, второй регистр 30, элемент 31 задержки, четвертый элемент И 32, триггер 33.Нелинейное уравнение теплопроводности имеет вид Используя подстановку для преобразования левой части уравнения (1)7н = )(т)нт (2) и подстановку для преобразования правой части уравнения (1)тн: 1 с(т)нт,ополучим уравнение30 38 ЗН- -+ = Э (4)ЗХг Зу цл 1 32692ле сетки на предыдущей итерации, Формируют это напряжение два блока памяти и два сумматора.Блок 7 памяти представляет собой 5табличную память, позволяющую переводить одну моделируемую величину вдругую, Для моделирования уравнения+(.-3 +ГЖ) (1 1)51, - ) 5 Ьф +15Ь М(Ъ)Н,-Н1 функцию Н надо связать с функцией О,Пусть Р=д-Н. Тогда правая часть20уравнения будет иметь вид(1-Ч 1 Ф где С = 8 -Р +Р5 н 8,1-1 5,иВ,т )(и для моделирования ее при реализа- ЗО ции на В-сетке нужно на второй выводвременного резистора подать напряжение, пропорциональное функции й( )-11ВФЬЕсли значение функции 0 в даннойточке, полученное в (и)-й моментвремени, а также значение функции Рв этой же точке, рассчитанное по результатам моделирования на (и)-мшаге времени, сохранить в третьемблоке 8 памяти и на временном шаге 40 и на (К)-й итерации к разностиэтих значений В, , -Р з прибаП Вт т 11)с вить вновь определенное Р1 точерез временной резистор 2 пойдет ток,пропорциональный правой части уравне ния (5).Таким образом, функцией третьегоблока 8 памяти является хранение информации о величинах разности (955, Ср.т-Р1) для всего массива узловых то 50 чек В-сетки.Устройство работает следующим образом.которое может быть смоделировано на В-сетку,Кодоуправляемый источник напряжения нужен в этом случае для задания соответствующих начальных условий или напряжения, полученного в данном узПроизводится подготовка устройст 55 ва к решению задачи, во время которойпроизводится занесение начальногораспределения функции 9-Р в блок 8памяти, функциональной зависимостиР( 9) - в блок 7 памяти, количество13632694и При появлении сигнала "ж" на выходе дешифратора 21 происходит уста новка счетчика 20 в нулевое состояние, а на выходе счетчика 24 кодувеличивается на единицу, что является изменением адреса узловой точки. я- Далее блок 17 переходит к формированию сигналов синхронизации для обраоботки информации следующей узловой а- точки. Этот процесс повторяется допоявления на блоке 26 сравнения има пульса "к", свидетельствующего обокончании съема и обработки информа 15 ции для всех точек, задействованныхв решении задачи. По сигналу "к"происходит одновременная запись (О +Ъ.- 1/+Р), ,+У,.во все источники 3 напряжейия из регистровой памяти 4,после чего может быть получено решение на В-сетке 1 для данной итерации.Сигнал "к" также поступает с блока 26 на один из входов элемента И15 и в случае наличия на выходе триггера 14 "1" устанавливает триггер 16тоже в единичное состояние, которое,в свою очередь, устанавливает триггер14 в "О". Это служит сигналом дляорганизации цикла съема результатоврешения с В-сетки 1 и записи информации в блок 8 памяти о разностивыходе триггера 16 говорит о том,что итерационный процесс еще не сошелся и нужно перейти к следующейитерации. Для этого достаточно, чтобы сигнал "к" через элемент 31 задержки установил счетчик 24 в нулевое состояние. Очередная итерацияпроизводится по описанному алгоритму. узловых точек, участвующих в решениданной задачи, - в регистр 27, количество временных шагов - в регистр(на блок-схеме устройства не показаны перечисленные операции, а такженепринципиальные моменты установкиблоков и элементов в исходное состоние).По сигналу "Пуск" разрешается прхождение тактовых импульсов с генертора 18 через элемент И 19 на входсчетчика 20 (микрокоманд) и далее ндешифратор 21, с выходов которого поступают сигналы синхронизации нафункциональные блоки устройства, выполняющие в определенной последовательности операции, связанные с обработкой и обменом информацией междублоками устройства для одной, например х-й точки.По сигналу "а", поступающему сдешифратора 21,происходит пуск коммутатора 5 по адресу, сформированному счетчиком 24, Коммутатор 5 подключает выбранную узловую точку Б-сетки1 к входу аналого-цифрового преобразователя (АЦП) 6, который производитпреобразование по сигналу "б с дешифратора 21. По этому же сигналусчитывается информация 11 из блока10 памяти, которая тут же вычитаетсяиз 01"1 поступающей с выхода АЦП 6.Эта операция производится сумматором12. Полученная разность (0 - 6 . ) поЬ 1 -11ступает на блок 13, где сравниваетсяс кодом машинного нуля, имеющего единицу в младшем разряде.Если старшие разряди 61,.- 811 равнь(%1нулю, то блок 13 выдает сигнал навход триггера 14, который устанавли 40вается в единичное состояние, в противном случае он остается в нулевомсостоянии. По сигналу "в" происходитсчитывание информации о функции Р.(8")из блока 7 памяти по адресу, поступающему с выхода АЦП 6, а также запись 9"1 в блок 10 памяти для следующего итерационного цикла по адресу-й точки.По сигналу "г" происходит считивание информации о разности (8 -1"),из блока 8 памяти по адресу -й узловой точки и передача ее в сумматор9, где складываются величины (8-Г)%.1 1, Ли Р Далее эта информация с выхо1,Ида сумматора поступает на х-й входрегистровой памяти 4, где записывается по -му адресу по сигналу синхронизации "е 1,Когда итерационный процесс сошелся и нужно осуществить переход к следующему временному шагу, работа устройства меняется. Если сигналы "а", "б", "в" с дешифратора 21 выполняют те же функции, то сигнал "г" проходить не будет, так как потенциал на выходе триггера 16 й будет равен "О" и элемент И 22 не пропустит сигнал "г", разрешающий считывание из блока 8 памяти. Вместо этого на вход разрешения записи блока 8 памяти поступит сигнал "д", прохождение которого разрешает потенциал Й выхода триггера 16. Сигнал "е" будет заблокирован сигналом Й, и запись в память 4 не произойдет. После того, как закончится цикл в блоке 8 памяти и будет подготовлена информация для на5 136326 чальных условий следующего временного шага, триггер 14 установится в "1", так как итерационный процесс сошелся, а триггер 16, имеющий счетный вход5 при поступлении на элемент И 15 сигнала "к" установится в нулевое состояние. Триггер 14 остается в этом случае в состоянии "1", но это не отражается на работе устройства. Останов решения происходит по сигналу с блока 29 сравнения, который сбрасывает триггер 33 в "О", и потенциал с его выхода запрещает прохождение импульсов с генератора 18 через элемент 15 И 19 на вход счетчика 20. Формула изобретения1. Устройство для решения нелинейных задач теплопроводности, содержацее В-сетку, последовательно соеди 20 ненные коммутатор и аналого-цифровой преобразователь, причем узлы В-сетки соединены с информационными входами коммутатора блок кодоуправляемых исУ25 точников напряжения, выход каждого кодоуправляемого источника напряжения блока соединен с выводом соответствующего резистора В-сетки, о т л и ч аю щ е е с я тем, что, с целью упрощения, оно содержит три блока памяти,три блока сумматоров, блок сравнения, два триггера, элемент К, регистровую память и блок синхронизации, вход пуска которого является входом пуска устройства, первый выход блока синхро низации соединен с первым управляюц 1 им входом коммутатора, второй выход блока синхронизации подключен к управляющему входу аналого-цифрового преобразователя и к входу управления 40 режимом считывания первого блока памяти, третий выход блока синхронизации подключен к входу управления режимом считывания второго блока памяти, к входу управления режимом запи си первого блока памяти и к тактирующему входу первого триггера, четвертый и пятый выходы блока синхронизации соединены соответственно с входом управления режимом считывания и вхо дом управления режимом записи третьего блока памяти,нестой выход блока синхронизации подключен к тактирующему входу регистровой памяти, седьмой выход блока синхронизации соединен с вторым управляющим входом коммутатора, с адресными входами первого и третьего блоков памяти, группа выходов блока синхронизации подключена 6к адресным входам регистровой памяти, восьмой выход блока синхронизации подключен к тактирующему входу блока кодоуправляемых источников напряжения и первому входу элемента И, выход аналого-цифрового преобразователя соединен с первым входом первого сумматора, с адресным входом второго блока памяти, с первым входом второго сумматора и информационным входом первого блока памяти, выход которогоподключен к второму входу второго сумматора, .выход которого через блок сравнения соединен с единичным входом первого триггера, прямой выход которого подключен к второму входу элемента И, выход которого подключен к счетному входу второго триггера, прямой выход которого подключен к нулевому входу первого триггера и входу разрешения блока синхронизации, вход блокировки которого соединен с инверсным выходом второго триггера, выход второго блока памяти подключен к второму входу первого сумматора и к первому входу третьего сумматора, выход которого соединен с информационным входом регистровой памяти, выход третьего блока памяти подключенЭк второму входу третьего сумматора, выход первого сумматора подключен к информационному входу третьего блока памяти, выход регистровой памяти сое" динен с информационным входом блока кодоуправляемых источников напряже ния.2. Устройство по п. 1, о т л ич а ю щ е е с я тем. что блок синх ронизации включает четыре элемента И, два дешифратора, три счетчика, элемент задержки, триггер, два регистра, два блока сравнения и генератор тактовых импульсов, выход которого подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика, выход которого подключен к входу первого дешифратора, первый, второй и третий выходы которого являются соответственно первым, вторым и третьим выходами блока синхронизации, четвертый выход первого дешифратора соединен с первыми входами второго"и третьего элементов И, вторые входы которых являются соответственно входами блокировки и разрешения блока синхронизации, пятый выход первого дещифратора подключен к первому входу четвертого элемента И, второй7Зьль 8вход которого соединен с входом бло- выходом блока синхронизации и соедикировки блока синхронизации, шестой нен с входом элемента задержки и со выход первого дешифратора подключен счетным входом третьего счетчика, вык устайовочному входу первого счетчи- ход которого подключен к первому5ка и к счетному входу второго счет- входу второго блока сравнения, выход чика, выход которого является седь- которого соединен с нулевым входом мым выходом блока синхронизации и триггера, единичный вход которого явсоединен с первым входом первого бло" ляется входом пуска блока синхрониэака сравнения и с входом второго де О ции, выход триггера подключен к вто-, шифратора, выходы которого являются рому входу первого элемента И, выход, группой выходов блока синхронизации, элемента задержки соединен с установыход первого регистра подключен к вочным входом второго счетчика, вывторому входу первого блока сравне- ход второго регистра подключен к втония, выход которого является восьмым 15 рому входу второго блока сравнения.11363269 Составитель И. адактор Е.Кспча Техред А.Кравчук Корректор А.Обруча ственно-полиграфическое предприятие, г. Ужгород роиз роектна Заказ 6365/43 Тираж 671,ННИИ 11 И Государс по делам иэоб 113035, Москва, ЖПодписноевенного комитета СССРетений и открытийРаупская наб., д. 4/5