Устройство для контроля знаний

(21) 3 (22) 1 (46) 2 (72) В (53) б ,56) А У 7582 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ИСАНИЕ ИЗ К АВТОРСКОМУ СОИ 08399/24-24(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗНАНИЙ .(57) Изобретение относится к областиавтоматики и вычислительной техники,в частности к устройствам автоматизированного приема экзаменов, контрольных работ и закрепления знаний обучаемьи, и может быть использовано вучебном процессе в различных учебныхзаведениях. Расширение дидактическихвозможностей осуществляется за счетвведения в устройство, содержащееблок, предъявления информации, блокиндикации, блок оценки, вычислитель характеристик учебного процесса, блокконтроля, блок сравнения, блок управления, блок ввода информации иблок регистрации, блока анализа данных, выполненного в виде узла управления, узла вычисления дисперсии,узла вычисления контролируемого параметра и ключей, а также эа счет выполнения узла вычисления дисперсиив виде квадратора, трех сумматоров,двух элементов И, двух цифроаналоговых преобразователей, двух делителейи двух умножителей, за счет выполнения узла вычисления контролируемогопараметра в виде умножителя, двухэлементов И, двух компараторов, двухцифроаналоговых преобразователей, вычислителя, делителя, двух элементовНЕ и элемента ИЛИ, за счет выполненияузла управления в виде элемента НЕ.3 з.п.ф-лы, 5 ил, 1285513Изобретение относится к автоматике и вычислительной технике, в частности к устройствам автоматизированного приема экзаменов, контрольныхработ и закрепления знаний обучаемых 5при изучении нового материала, и может, быть использовано в учебном процессе в различных учебных заведениях,Целью изобретения является расширение дидактических возможностейустройства,На фиг.1 представлена структурная схема устройства; на фиг.2 -схема блока анализа; на фиг.З - схемаузла управления; на фиг,4 - схема уз 15ла вычисления дисперсий; на фиг.5схема узла вычисления контролируемого параметра.Устройство содержит (фиг,. 1) блок 120предъявления информации, блок .2 управпения, блок 3 ввода информации,блок 4 индикации, блок 5 регистрации,вычислитель 6 характеристик учебногопроцесса, блок 7 контроля, блок 8 25оценки, блок 9 сравнения и блок 10анализа данных.Блок 10 анализа данных содержит(фиг.2) узел 11 управления, узел 12вычисления дисперсии, узел 13 вычисления контролируемого параметра иключи 14.Узел 11 управления содержит(фиг,З) элемент И 15, триггер 16 иэлемент НЕ 17.Узел 12 вычисления дисперсии со 35держит (фиг.4) сумматоры 18-20, эле-.менты И 21 и 22, цифроаналоговые преобразователи 23 и 24, первый 25 ивторой 26 делители, умножители 27и 28 и квадратор 29.Узел 13 вычисления контролируемого параметра содержит (фиг,5) элементы И 30 и 31, цифроаналоговые преобразователи 32 и 33, вычитатель 34,умножитель 35, делитель 36, компараторы 37 и 38, элементы НЕ 39 и 40 иэлемент ИЛИ 41,Устройство работает следующим образом.50Сигнал с выхода блока 5, пропорциональный значению контролируемогопараметра Х, поступает в виде двоичного кода на вход элемента И 30 иключи 14, С выхода блока 12 поступают тактовые импульсы на вход элемента И 15 узла 11 управления и на другой вход ключей 14. В исходном состоянии с выхода элемента ИЛИ 41 на третий вход ключей 14 поступает разрешающий сигнал, который обеспечивает прохождение сигнала, пропорционального Х, и тактовых импульсов на вход вычислителя 6. Кроме того, тактовые импульсы поступают на входы сумматоров 19 и 20, где происходит их суммирование, причем в исходном состоянии в сумматоре 19 записана "-1", а в сумматоре 20 - "-2". Результат суммирования поступает через элементы И 21 и 22 на цифроаналоговые преобразователи 23 и 24 при наличии разрешающего сигнала с выхода узла 1 1. При поступлении второго тактового импульса на вход узла 11 управляющий триггер 16 вырабатывает разрешающий сигнал, поступающий на элементы И 21, 22, 30 и 31 , Одновременно сигнал с выхода узла 11 через элемент НЕ 17 закрывает второй вход элемента И 15, тем самым обеспечивая постогнный разрешающий сигнал на выходе узла 11 при и2, где и - номер этапа, на котором производится оценка.При наличии разрешающего сигнала с выхода узла 11 на выходе 2 цифроаналогового преобразователя 23 вырабатывается напряжение, пропорциональное (и), на выходе цифроаналогового преобразователя 24 - пропорциональное (и), на выходе цифроаналогового преобразователя 32 - пропорциональное величине Х на выходе цифроаналогового преобразователя 33 - пропорциональное Хгде Х, - значение математического ожидания контролируемого параметра, полученное на предыдущем (и)-и шаге, С выхода вычитателя 34 напряжение, пропорциональное величине (Х - Х ), поступает на вход квадратора 29 узла 12 и на вход делителя 36 блока 13.С выхода квадратора 29 напряжение, пропорциональное (Х- Х), поступает на вход умножителя 27, на второй вход которо; го поступает напряжение, пропорциональное величине 1/ис выхода делителя 25, Это же напряжение, пропорциональное величине 1/и, поступает на второй вход делителя 26, на выходе которого формируется напряжеиние, пропорциональное величине -- поступающее на вход умножителя 28, На второй вход умножителя 28 поступает напряжение, пропорциональное ве 1285513личине дисперсии Бвычисленнойна предыдущем этапе, Выходы умножителей 27 и 28 подключены к сумматору18, на выходе которого напряжениепропорционально величине дисперсии 5Бг, в соответствии с формулой 8 г - 8 г + ф Х )ги-1 и-1 ф10 по которой рассчитывается значение дисперсии контролируемого параметра. Напряжение, пропорциональное величине дисперсии, с выхода сумматора 18 поступает на вход умножителя 35, с выхода которого напряжение, пропорциональное величине Б поступает на вход делителя 36, на выходе которого напряжение пропорционально .вели 20 чине - " - и=- . Оно поступает на8Ь компаратор 38, где сравнивается с постоянными напряжениями, пропорциональными значению "4" в выбранном масштабе.ХПри значении напряжения ---- = -больше напряжения сравнения Ч,4 на выходе компаратора вырабатывается постоянное управляющее напряжение при 30 выполнении условия К = - в -- "= - ) 4/Х- Х,/8 ь,Зто управляющее напряжение должно закрыть ключи, чтобы не допустить прохождения сигналов с выхода блоков 5 35 и 2 на вход вычислителя б. Для этого сигнал с выхода компаратора 38 инвертируется элементом НЕ 40 и через элемент ИЛИ 41 подается на третий вход ключей 14.40 25 При невыполнении условия К =1 Х - Х. /= - -- д - 4 на выходе компаратораЛ напряжение отсутствует и на выходе 45 элемента НЕ 40 появляется разрешающее напряжение. Для выполнения условия /Х - Х, / 48, напряжение с выхода цифроаналогового преобразователя 23, пропорциональное величине п, поступает на компаратор 37, где сравнивается с постоянным напряжением, пропОрциональным значению "6" в выбранном масштабе, При выполнении условия (п) ) 6 на выходе компаратора вырабатывается управляющее напряжение, которое инвертируется элементом НЕ 39 и через элемент ИЛИ 41 поступает на третий вход ключей 14, запрещая прохождение сигналов. При и(б на третии вход ключей 14 поступает разрешающий сигнал,Таким образом, прохождение сигна,лов через ключи 14 обеспечивается во , всех случаях для п = 16, а для(Х -Х,) птб в том случае, если -=г - (4.БЭтим обеспечивается фильтрация значений Х которые являются грубыми ошибками оператора, что повышает достоверность статистического контроля.Формула изобретения1, Устройство для контроля знаний, содержащее блок предъявления информации, блок индикации, блок оценки и последовательно соединенные вычислитель характеристик учебного процесса, блок кЬнтроля, блок сравнения, блок управления, блок ввода информации и блок регистрации, второй вход которого подключен к второму выходу блока управления, третий выход которого подключен к входу блока индикации, четвертый выход - к входу блока предъявления информации, выход которого подключен к второму входу блока управления, второй выход блока контроля подключен к блоку оценки, а третий выход - к первому входу вычислителя характеристик учебного процесса, о т л и ч а ю щ е е с я тем, что, с целью расширения дидактических возможностей устройства, в него введен блок анализа данных, выполненный в виде последовательно соединенных узла управления, узла вычисления дисперсии, узла вычисления контролируемого параметра ключей, первые. выходы которых подключены к второму входу узла вычисления дисперсий, третий вход которого подключен к второму выходу узла вычисления контролируемого параметра, второй вход которого подключен к второму выходу блока контроля, третий вход - к выходу уэлд управления, четвертый вход - к выходу блока регистрации, соединенному с вторым входом ключей, третий вход которых подключен к третьему выходу блока управления, соединенному с входом узла управления, при этом первый и второй выходы ключей подключены соответственно к второму и третьему входам вычислителя характеристик,учебного процесса.Ф2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что узел вычисления дисперсии содержит квадратор, первый сумматор, последовательно соединенные второй сумматор, первый 5 элемент И, первый цифроаналоговый преобразователь, первый делитель, первый умножитель и последовательно соединенные третий сумматор, втфрой элемент И, второй цифроаналоговый преобразователь, второй делитель и второй умножитель, второй вход которого- подключен к выходу первого сум,матора, а выход - к первому входу первого сумматора, второй вход которого соединен с выходом первого умно- жителя, второй вход которого подключен к выходу квадратора, выход первого цифроаналогового преобразователя подключен к второму входу второго делителя, при этом выход первого сумматора и выход первого цифроаналогового преобразователя являются выхо-, дом блока, входы первого и второго элементов И объединены и являются первым входом блока, входы первого и второго сумматоров объединены и яв" ляются вторым входом блока, а вход квадратора - третьим входом блока,3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что узел вычисления контролируемого параметра содержит умножитель, последовательно. соединенные первый элемент И, первыйцифроаналоговый преобразователь, вычитатель, делитель, первый компаратор, первый элемент НЕ и элемент ИЛИ,последовательно соединенные второйэлемент И и второй цифроаналоговыйпреобразователь и последовательносоединенные второй компаратор и второй элемент НЕ, вход которого подключен к второму входу элемента ИЛИ,вьгход умножителя подключен к второмувходу делителя , выход второго цифроаналогового преобразователя подключенк второму входу вычитателя, при этомвходы умножителя и второго коммутатора являются первым входом блока, пер-вый вход второго элемента И - вторымвходом блока, второй вход второго элемента И и первый вход первого элемента И - третьим входом блока, второйвход первого элемента И - четвертымвходом блока, выход элемента ИЛИ -первым выходом блока, а выход вычитателя является вторым выходом блока. 4, Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что узел управления содержит последовательно соединенные элемент И, триггер и элемент НЕ, выход которого подключен к первому входу элемента И, второй вход которого является входом блока, а выход триггера - выходом блока.1285513 гйо Составитель Т.Пан Текред Л. Сердюков ор И.Николайчу Корректор А о каз 29 Тираж 455Государственного делам изобретений Москва, Ж, Рауш одпис ВНИИПИ по 3035, митета ССС крыт д, 4 ая Ужго л. Проектная, 4 Производственно-полиграфическое предпри