Микропроцессорное вычислительное устройство

союз советскихСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 119) (И)51) 4 С 06 Р 15/00 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4 о СССР1978.Л.И.,рные комйствия, -85 ст 00 орягин роцесс )строд 981, с(57) Изобретение отлительной технике и Е ВЫЧИСЛИТЕЛЬсится к вычисожет ыть исгосудАРственный комитет сссРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидет746532, кл. С 06 РБереэенко А.И КНазарьян А.Р. Микронплекты повьппенного бьМ.: Радио и связь, 1рис 49 а. польэовано при построении обрабатывающих блоков из микропроцессорныхсекций. Цель изобретения - повьппение производительности. Устройствосодержит регистр команд 1, дешифратор 2 команд, блок 3 формированияадресов микрокоманд, буферную памят7, операционный блок 8, генератор9 синхроимпульсов, три триггера 10,11,12, два элемента НЕ 13, 14, дваэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15,16,. двамультиплексора 17,18, дешифратор19, четыре элемента И 20-23, дваэлемента ИЛИ 24,25, шифратор 26приоритета, регистр 27. Указанная свокупность признаков позволяетдостигнуть цели изобретения. 3 ил.Изобретение относится к вычислительной технике и может быть использовано при построении обрабатывающихблоков из микропроцессорных секций,Цель изобретения - повышение производительности,1На фиг,1 представлена структурная схема устройства; на Фиг.2 - Формат команды; на фиг.З - графическиесхемы алгоритмов выполнения команд,Микропроцессорное вычислительноеустройство содержит регистр 1 команд,дешифратор 2 команд, блок 3 Формиро-.вания адресов микрокоманд, память 4микрокоманд, регистр 5 микрокомандс выходами 6 признака типа микрооперации, буферную память 7, операционный блок 8, генератор 9 синхроимпульсов, первый 10, третий 11 и второй12 триггеры, элементы НЕ 13 и 14,первый 15 и второй 16 элементы ИСК 1 ЮЧАЮ 11 ЕЕ ИЛИ, первый 17 и второй 18мультиплексоры, дешифратор 19, второй 20, четвертый 21, первый 22 итретий 23 элементы И, второй 24 ипервый 25 элементы ИЛИ, шифратор26 приоритета, регистр 27, вход 28кода операции, информационные выходы 29, выход 30 знакового разрядаи информационный вход 31,Работа устройства описывается. напримере выполнения команд сложения,вычитания, сдвига арифметическоговлево в формате регистр-регистр",(Формат команды приведен на Фиг.2),поле КОП определяет код операции,поле А 1 - адрес (номер) регистра,содержащего первый операнд, поле А 2 .адрес (номер) регистра, содержащеговторой операнд.В операциях сдвига содержимое регистра, определяемое полем А 2 команды, задает количество двоичных разрядов, на которое должен быть сдвинут первый операнд,На Фиг.З и в описании принятыследующие обозначения: А 1, А 2 - полякоманды, определяющие адреса первогои второго операндов соответственно,(А 1), (А 2) - операнды по адресамА 1 и А 2 соответственно, АС - аккумулятор матрицы центральных процессорных элементов," ЯцпИ - знак числа,-ф - знак передачи содержимого, 9 сложение по модулю два, МК - микрокоманда; ВЩ - шина данных.Выполнение команд считывания-вычитания в форме "регистр-регистр занимает 6 МК: 1 МК - передача второго операнда в аккумулятор операци-,онного блока, 2 МК - чтение первогооперанда из буферной памяти; 3 МК - 5 чтение первого операнда из буфернойпамяти и выполнение требуемой операции в операционном блоке; 4 МК -передача результата на место первогооперанда; 5 МК - Формирование адреса следующей команды, 6 МК - выборкаследующей команды на регистр команд,При выполнении команды сложениеустройство работает следующим образом.15Перед выполнением команды триггеры 10-12 находятся в нулевом состоянии, Первой микрокомандой операнд,выбранный из буферной памяти 7 поадресу, определяемому полем А 2 команды, передается в аккумулятор операционного блока 8. В поле 6 данной микрокоманды находится код, указывающий, что необходимо записать инверсное значение знакового разрядав триггер 11Этот код с первого выхода поля 6 регистра 5 поступает надешиФратор 19, который вырабатываетмикрооперацию на третьем выходеБь.8 пМ 8 триггер 11триггер 11,По этой микрооперации инверсноезначение Ях 8 п (А 2) через элементыНЕ 14, И 21 и ИЛИ 24 поступает насчетный вход триггера 11, который35либо остается в нулевом состоянии;83.8 п (А 2) = О),Таким образом, после выполнения40первой микрокоманды в триггере 11хранится инверсное значение знакавторого операнда.По второй микрокоманде производится чтение первого операнда, оп 45ределяемого полем А 1 команды, В поле6 микрокоманды находится код, по которому дешифратор 19 вырабатываетна первом выходе микрооперацию88 п А 1 триггер 11.Таким образом, после второй микро 50команды состояние триггера 10 указывает на знак первого операнда,Третьей микрокомандой операнд,выбранный .из буферной памяти 7 поадресу, определяемому полем А 1 ко 55манды, складывается с операндом, хра-,нящимся в аккумуляторе операционногоблока 8,и результат помещается ваккумулятор.В поле 6 этой микрокоманды находится код, по которому дешифратор 19 вырабатывает микрооперацию на соответствующем выходеЬ 8 пИ триггер 11 - триггер 11. По микрооперации на соответствующем выходе дешифратора 19 значение88 п (А 1) поступает через элементы1 ОИ 20 и ИЛИ 24 на счетный вход триггера 11, который либо остается в прежнем состоянии (при 88 п (А 1) = О),пибо принимает противоположное значение (при Ях 8 п (А 1) = 1),15Таким образом, после третьей микрокоманды состояние триггера 11указывает на соответствие знаков операндов (нулевое состояние триггера11 указывает на то, что знаки операн 20дов разные, единичное - что знакиоперандов одинаковые), а состояниетриггера 10 соответствует знаку первого операнда,По четвертой микрокоманде содер 25жимое аккумулятора операционного блока 8 передается в буферную память7 по адресу, определяемому полемА 1 команды. По информации на выходе29 и состоянию триггеров 10 и 11 происходит формирование признака результата по следующим правилам,Если триггер 11 находится в единичном состоянии, т.е. операнды имеют одинаковый знак, возможно переполнение, которое определяется по 35соответствию знака результата знакуоперанда, значение которого сохранено в триггере 10. Это соответствиеопределяется элементом ИСКЛЮЧАЮЦ 1 ЕЕ ИЛИ 15, который при несовпадении 0сигналов на его входах формирует навыходе сигнал единичного уровня, поступающий через элементы И 23 и ИЛИ 25на первый вход шифратора 26 приоритета; Одновременно элементом НЕ 13 фор мируется сигнал, соответствующий нулевой информации на выходе 29. Этотсигнал подается на второй вхбд шифратора 26 приоритета. На третий ичетвертый входы шифратора 26 приоритета поступает инвертированное и прямое значение знакового разряда.При поступлении сигналов на входышифратора 26 приоритета на его выходах формируются сигналы в следующем 55порядке: Переполнение- на первом,Нуль результата" - на втором, "Результат больше нуля" - на четвертом и "Результат меньше нуля" - на третьем выходах.По четвертой микрокоманде в поле6 записан код, определяющий формирование следующих микроопераций: передача на выход мультиплексора 18 информации с его второй группы входов,т,е. с шифратора 26 приоритета," запись информации в регистр 27.Таким образом, после выполнениячетвертой микрокоманды результат опе- .рации записан на место исходного (первого) операнда в буферную память 7,а в регистре 27 находится признак результата операции,По пятой микрокоманде формируетсяадрес следующей команды, а по шестой - чтение команды иэ основной памяти (не показана) на регистр 1 команд и сброс триггеров 10-12,Блок 3 формирует начальный адресмикропрограммы, соответствующийвновь принятому коду операции, и циклработы устройства повторяется.Выполнение вычитания отличаетсяот выполнения сложения только первоймикрокомандой. В операции вычитанияпо первой микрокоманде значение второ,го операнда, определяемого полем А 2команды, передается в аккумулятор блока 8 в дополнительном коде, а в триггер 11 через элементы И 20 и ИЛИ 24записывается прямое значение знакового разряда. Остальные микрокомандыявляются общими с микропрограммойсложения.При .выполнении арифметическогосдвига влево первой и второй микрокомандами содержимое регистра, определяемое полем А 2 команды (количест,во двоичных разрядов, на которое необходимо сдвинуть первый операнд),передается из буферной памяти 7 черезарифметико-логический узел и аккумулятор операционного блока в одиниз регистров регистровой памяти опера"ционного блока 8,По третьей микрокоманде содержимое, определяемое полем А 1 команды(сдвигаемое число), передается избуферной памяти 7 в аккумулятор блока 8, при этом значение знака числазапоминается в триггере 10 (аналогично микропрограмме сложения).По четвертой микрокоманде содержимое аккумулятора блока 8 через арифметико-логический узел блока 8 сдвигается на один разряд влево, зна 1269145чение выдвигаемого разряда (знакачисла) через мультиплексор 17 запоминается в триггере входящем в блокблок 3. В поле 6 микракоманды приэтом находится кад, определяющий, чта 5на выход мультиплексора 17 передаетсясигнал выходного переноса блока 8.Пятаяшестая, седьмая микрокаманды являются циклической частью микропрограммы,10После выполнейия этой микропрограм-:мы осуществляется переход на четвертую микрокоманду микропрограммы сложения, по которой результат операциизаписывается на место первого операнда, формируется признак результата и записывается с шифратора 26в регистр 27. Признак переполненияформируется в том случае, если триггер 12 находится в единичном состоянии, т,е. если в процессе сдвига обнаружено несовпадение выдвигаемогоразряда знаку числа,При выполнении "длинных" команд(например, обработка чисел с плавающей точкой, обработка полей переменной длины и т,д,), а также команд,не связанных с арифметика-лагическойобработкой операндов (команды ввада 30вывода, управления), признак результата формируется по результату анализа различных условий. В этом случаена вход блока 3 микропрограммного управления через мультиплексор 17 могут быть подключены триггеры 10-12или другие средства, анализ которых,потребуется по ходу выполнения микропРограмм, Признак результата приэтом записывается в регистр 27 из40поля 6 микрокоманды через мультиплексор 18.Формула изобретения45Микропроцессорное вычислительное устройство, содержащее регистр команд, дешифратор команд, блок формирования адресов микрокоманд, память микрокоманд, регистр микракоманд, генератор синхроимпульсав, буферную память и операционный блок, причем информационный вход регистра команд является входом кода операции устройства, вход записи регистра команд соединен с выходом признака начала команды регистра микракоманд, выход которого соединен с входом управления чтением/записью буферной памяти, адресный вход которого соединен с первым выходом регистра команд, второй выход которого соединен с входом дешифратора команд, выход которого соединен с первым информационным входом блока Формирования адресов микракоманд, информационный выход которого соединен с адресным входом памяти микрокоманд, выход которой соединен с информационным входом регистра микрокаманд, выход када микроаперации которого соединен с входом кода операции операционного блока, информационный вход которого соединен с инФормационным входом буферной памяти и является информационным входом устройства, адресный выход регистра микрокоманд соединен с вторым информационным входам блока формирования адресов микракаманд, вход синхронизации которого соединен с входами синхронизации операционного блока и регистра микракоманд и с первым выходом генератора синхраимпульсав, вход запуска которого соединен с выходом признака начала работы регист,ра микрокаманд, выход признака рекима модификации адреса формировате,ля адресов микрокоманд соединен с . входом переноса операционного блока, выход которого соединен с первым входом управления модификацией адреса формирователя адресов микрокаманд, информационные выходы операционного блока являются информационными выходами устройства, а т л и ч а ю щ ее с я тем, что, с целью повышения производительности, ано дополнительно содержит три триггера, дешифратор, два мульти"лексара, два элемента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ, четыре элемента И, два элемента НЕ, два элемента ИЛИ, шифратор приоритета и регистр, причем информационный выход знаковага разряда операционного блока соединен с первым информационным входом первого мультиплексора и с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второк вход которого соединен г. выходом первого триггера,. с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с вторым информационным входом первого мультиплексора, третий информационный вход которого соединен с первым входом первого элемента ИЛИ и с выходом второго триггера, счетный вход которого соединен с выходом первогос1 РЬ 97элемента И, первый и второй вхоДы которого соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ И 11 И и с первым выходом дешифратора, второй выход которого соединен с входом синхронизации первого триггера, информационный вход которого соединен с выходом знакового разряда оперативной памяти, с первым входом второго элемента И, с входом пер вого и второго элементов НЕ, с первым входом шифратора приоритета и с вторым входом второго элемента ИСКЗПОЧАЮ 1 цЕЕ ИЛИ, выход которого соединен с первым входом третьего эле мента И, второй вход которого соединен с выходом третьего триггера и с четвертым информационным входЬм первого мультиплексора, выход которого соединен с вторым входом управления 20 модификацией адреса формирователя адресов микрокоманд, управляющий вход мультиплексора соединен с первым выходом признака типамикрооперации регистра микрокоманд, второй выход 25 признака типа микрооперации которого соединен с входом дешифратора, третий выход которого соединен с вторым входом второго элемента И, выход которого соединен с первым входом 30 второго элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с четвертым выходомдешифратора, пятый выход которогосоединен с входом записи регистра,информационный вход которого соединен с выходом второго мультиплексора, управляющий вход которого соединен с третьим выходом признакатипа микрооперации регистра микрокоманд, четвертый выход признакатипа микрооперации которого соединен с первым информационным входомвторого мультиплексора, второй информационный вход которого соединен с выходом шифратора приоритетавторой вход которого соединен с выходом первого элемента НЕ и с вторым входом четвертого элемента И,третий и четвертый входы шифратораприоритета соединены.соответственно с выходом второго элемента НЕ ис выходом первого элемента ИЛИ, второй вход которого соединен с выходомтретьего элемента И, выход второгоэлемента ИЛИ соединен.с входом синхронизации третьего триггера, счетный вход которого соединен с вторымвыходом генератора синхроимпульсов,выход регистра является выходом знакового разряда устройства.Тираж 671 Поосударственного комитета СССРелам изобретений и открытийсква, Ж, Раушская наб., д. рректор Л.Пилипенко г. Ужгород, ул. Проектна