Сеточная модель

(19) (Н 1) 4 С 06 3 1/00 ОБРЕТЕНИ НИ ТОР ВИДЕТЕЛЬСТВ реде- ретенина по .И. Лен риевски н нтротып. к гибр и може д во ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Харьковский ордена Летехнический институт им. В(56) Авторское свидетельствоР 781842, кл. С 06 С 7/48, .1979.Андриевский В.М. Узловой элемдискретно-аналогового сеточногоцессора. -Вкн.: Локальные АСУ иройства вычислительной техники,4. - Киев: Наукова думка, 1981,с 47-51.(57) Изобретение относитсяной вычислительной техникебыть использовано при построениитоматизированных сеточных интегр ров для моделирования уравнений математической физики и для решения задач управления объектами с расп ленными параметрами. Целью иэоб ния является повышение точности. Устройство содержит ХС-сетку, состоящую из 1 С-узлов, блок синхронизации, демультиплексор, счетчик адреса, мультиплексор, блок памяти, реверсивный счетчик, элемент ИЛИ, эле- . менты И, элемент задержки, дешифратор, блок индикации, регистры памяти, блоки задания начальных и граничных условий. Устройство позволяет производить автоматический контроль параметров резистивных элементов, что исключает необходимость периодического ручного контроля параметров модели в процессе решения за" дач и тем самым повысить точность ре шения задач математической физики.Изобретение относится к аналоговой и гибридной вычислительной технике и может быть использовано при построении автоматизированных сеточных интеграторов для моделированияуравнений математической физики идля решения задач управления обьективами с распределенными параметрами,Цель изобретения - повышение точности. 10На фиг. 1 представлена блок-схемаустройства; на фиг, 2 - блок-схема1 С-узла 2 ЦС-сетки 1.Устройство содержит 1 С-сетку 1,состоящую из 1 ЦС-узлов 2, блок 3 15синхронизации, демультиплексор 4,счетчик 5 адреса, мультиплексор 6,блок 7 памяти, ренерсивный счетчик8, элемент ИЛИ 9, первый элемент И1 О, триггер 11, элемент 12 задержки, гОвторой элемент И 13, дешифратор 14,блок 15 индикации, первый 16 и второй 17 регистры, блок 18 задания начальных условий, блок 19 задания граничных условий, л блоков 20 формиро 25вания длительности импульса.Каждый 15-узел 2 образуют сглаживающий конденсатор 21, первый и второй усилители 22 и 23, делитель напряжения 24, регистр 25, входной дешифратор 26, первая группа согласующих рзисторов 27, вторая группа согласующих резисторов 28, группа ограничительных диодов 29, группа усилительных полевых транзисторов 30, управляемый резистор 31.Каждый блок 20 содержит делитель32 частоты и б -триггер 33. Управляемый резистор 31 содержит ключи 34и масштабные резисторы 35. 40Устройство работает следующимобразом,35 В соответствии с рассчитанными параметрами 1 С-узла 2 сеточной моде 45 ли на вход блока 3 синхронизации поступает двоичный код параметра соответствующего Р С-узла 2. Для занесения информации в делитель 32 частоты двоичный код параметра преобразуют в фазоимпульсный сигнал управления с помощью блока 3, который формирует периодические импульсные последовательности на трех своих выходах.55С второго выхода блока 3 снимаютимпульсную последовательность Г,которую принимают за опорную. На третьем выходе блока 3 формируется периодическая импульсная последовательность Г , сдвинутая относительно опорнойИмпульсы Г несут инфармацию о значении параметраС-узла 2 и поступают на информационный Р -вход демультиплексора 4, на стробирующий С -вход которого с входа задания начального состояния устройства поступают импульсы "Запись, На управляющие входы А 1 - А 8 демультиплексора 4 поступают сигналы кода адреса с выходов счетчика 5 адреса, который служит для формирования кода адреса 1 С-узла 2 Р С - с.етки 1, параметры которого устанавливаются следующим образом. Сначала подается сигнал на вход запуска, который является входом устройства, Далее с выхода регистра 17 памяти подается код начального адреса, соответствующий коду адерса 1 С-узла 2, параметр которого необходимо установить.По сигналу "Запись" сигналы с выходов демультиплексора 4 поступают на 1 -вход делителя 32 частоты, определяемого кодом адреса на управляющих АР - Ай входах демультиплексораНа С-вход делителя 32 частоты поступают импульсы 1, с первого выхода блока 3. Делитель 32 частоты представляет собой счетчик, работающий в фазоимпульсном режиме. Работа фазоимпульсного элемента памяти основана на запоминании фазы некоторой входной последовательности Гс относительно опорной последовательности Г той же частоты, Если на С- вход делителя 32 частоты подаватьимпульсы частоты 1 , то на выходе имеется последовательность импульсов 1 г /К, сдвинутая относительно опорной на любое число импульсов частоты (К - разрядность делителя 32 частоты),Установка необходимого сдвига производится с помощью подачи на , - вход делителя 32 частоты импульсов, сдвинутых относительно опорных импульсов на величину, определяемую значением параметра 1 С-узла 2 1 С- сетки 1 сеточной модели. В качестве таких импульсов и используется импульсная последовательность Г снимаемая с третьего выхода блок 3 по сигналу, который поступает по шине Запись" на С-вход демульти1260981 плексора 4. После прекращения действия сигнала Запись 1 " на выходе делителя 32 частоты присутствует импульсная последовательность Г до тех пор, пока на его входе, имеется импульсная последовательность Г,Импульсы Г с выхода делителя 32 частоты поступают на установочный- вход 15 -триггера 33, а на 5 -вход 15 -триггера 33 поступают импульсы 1 О Г , На выходе триггера 33 формируются импульсы управления 1 , которые поступают на катоды ограничительных диодов 29 и несут информацию о величине параметра 11 С-узла 2, 15Из регистра 25 выдается код номера одной из параллельных цепочек управляемого резистора 31. Регистр 25 хранит информацию о значении порядка управляемого резистора 31. Сиг налы, снимаемые с выходов дешифратора 26, подаются на затворы усилительных полевых транзисторов 30, разрешая работу только одной из резистивных цепочек. Соответствующий поле вой транзистор 30 вырабатывает синхронный с сигналом 1 сигнал который задает проводимость резистивного элемента 31.Среднаяя эа период Т = - вели- ЗО чина проводимости складывается из двух ее дискретных значений: 6 в момент, когда ключ 25 замкнут и 0 - когда ключ 25 разомкнут. На конденсаторе 21 пульсации напряжения, вызван 35 ные импульсной модуляцией проводимости, сглаживаются, В результате этого среднее значение проводимости за период определяется формулой: где (;, - средняя за период проводимость соответствующая , (1 =1,2, 3,);- величина постоянной про-. водимости 11 -й цепочки резистора 31;1 ц-- относительная длительТность широтно-импульсного сигнала;1Т = --- период квантования.о50Кроме того, сглаживающий конденса;тор 21 может быть использован для моделирования динамических свойств объекта с распределенными параметрами при решении нестационарных задач. Для стабилизации сопротивления открытого канала соответствующего ключа 34 при изменении потенциалов на выходах резистора 31 применяе.тся два усилителя 22 и 23 и делитель 24 напряжения. Потенциалы с выводов управляемого резистора 31 через усилители 22 и 23, предназначенные для развязки, поступают на делитель 24 напряжения, с которого снимается полуразность поданных напряжений и подается, в свою очередь, на выбранный управляющий вход выбранного ключа 34, Из теории полевых транзисторов известно, что стабилизация сопротивления канала или линеариэация возможна при подаче на затвор половины разности напряжений стока и истока. Если учесть, что величина сопротивления резисторов 35 каждой их цепочек резистора 31 одинакова, а следовательно, одинаковы и падения напряжения на них, то навыходе делителя 24 напряжения линеаризации выделяется только полуразность напряжений между стоком и истоком ключа 34, так как равные падения напряжения на резисторах 35 компенсируются.При отсутствии разрешающего сигнала с входного дешифратора 26 на затвор соответствующего ключа 34 подается запирающий потенциал независимо от наличия импульса управления 1 . В случае наличия разрешающего сигнала ключ 25 управляется импульсомпричем при его отпирающем значении на затвор ключа 25 поступает напряжение линеаризации по цепи: транзистор 30 - сопротивление 28. Запирающее значение непосредственно подается через диод 29 на затвор ключа 34 вместо напряжения линеаризации. Сигнал "Запись 1 " поступает также на вход блока 7 памяти, и в соответствии с адресом узла, поступающего с выхода счетчика 5 адреса, ,на управляющие входы А 2 - АК блока 7 производится занесение кода параметра ц, поступающего с выхода первого регистра памяти 16 на информационные входы 31- 3 Ц в блок 7. Далее после изменения значения кода адреса и установки на выходе регистра 16 памяти необходимого значения кода параметра следующего 1 С-узла 2 к С-сетки 1 сеточной модели производится занесение информации по этому адресу в делитель 32 частоты соответствующего к С-узла 2 и блок 7 и т,д. по всем адресам (узлам) .12605Таким образом, значение параметровС-узлов 2 С-сетки 1 сеточной модели хранятся как в соответствующих делителях 32 частоты в виде фазового сдвигамежду импульсами опоР- ной последовательности Го и импульсами последовательности 11 ,используемых для формирования импульсов управления т, , так и в соответствующих ячейках блока 7 памяти статичес О кого типа в виде эталонного значения.В процессе решения задачи на сеточной модели контролируемые импульсы управления с выходов 15 -триггеров 33 подаются на информационные входы 15 О - 11 мультиплексора 6, на управляющие входы А 1-А 8 которого поступает начальный код адреса со счетчика 5 адреса, При этом на выходе мультиплексора 6 присутствуют импульсы, 20 длительность которых определяется величиной фазового сдвига, хранимого в соответствующем делителе 32 частоты по этому адресу, По этому адресу происходит обращение к памяти блока 25 7, в котором хранятся эталонные значения кода параметра.По сигналу "Считывание", который поступает на вход блока 7 и С-вход реверсивного счетчика 8 с предуста новкой производится перезапись хранимой по соответствующему адресу блока 7 информации в реверсивный счетчик 8 с предустановкой.Контролируемый параметр т, с выхода мультиплексора 6 поступает на первый вход схемы И 10, на второй вход которой подаются импульсы частоты 1 с выхода блока 3, При этом на выходе схемы И 10 формируется пачка 40 импульсов частоты 1, количество которых равно1, . Эта пачка импульсов поступает на вычитающий вход 1 реверсивного счетчика 8.Если значение кода параметра, за писанного в счетчик 8, соответствует числу импульсов, пришедших на вычитающий вход, то по окончании контролируемого импульса 1 ц состояние счетчика 8 должно быть нулевым, т.е, на всех его выходах, подключенных к входам схемы ИЛИ 9, должен быть "0". При этом на выходе схемы ИЛИ 9 присутствует "0", который поступает на установочный 1 -вход триггера 11. На С-вход триггера 11 поступает контролируемый импульс 1 ц с выхода мультиплексора 6, по заднему фронту кото 98рого триггер 11 должен быть изменить свое состояние на единичное и на его выходе появился бы сигнал "Сбой".Но так как на 11 -вход триггера 11 подан "О", то он блокирует переключение триггера и он остается в нулевом состоянии, При этом с инвертирующего выхода триггера 11 "1" поступает на первый вход схемы И 13, на второй вход которой подается контролируемый импульсс выхода мультиплексора 6 через элемент 12 задержки. Сигнал с выхода элемента И 13 при отсутствии сигнала "Сбой" поступает по окончании импульса 1 на вход сложения +1 счетчика 5 адреса с предустановкой импульса, по заднему фронту которого в счетчик 5 адреса добавляется единица и на управляющих входах демультиплексора 4, мультиплексора 6, блока 7 и дешифратора 14 адреса устанавливается код адреса следующего 11 С-узла 2 С-сетки 1, а на его выходе появляется контролируемый импульс. Процесс контроля длительности этого импульса аналогичен описанному.При появлении сигнала "Сбой" дальнейший контроль прекращается, а на блоке 15 индикации высвечивается адресС-узла 2С в сет 1, в делителе 32 частоты которого хранит ся ошибочное значение параметра 1 ц После исправления оператором ошибки процесс автоматического контроля параметров 1 С-узлов 2 8 С-сетки 1 возобновляется.Таким образом, в предлагаемой сеточной модели происходит автоматический контроль параметров резистивных элементов, что исключает необходимость периодического ручного контроля оператором параметров модели в процессе решения задач моделирования на 1 С-сетке, в результате чего повышается точность решения и эффективность использования сеточной модели.Формула изобретенияСеточная модель, содержащая первый и второй регистры памяти, блок задания начальных условий, блок задания граничных условий,С-сетку, состоящую из 11 С-узлов, каждый из которых содержит управляемый резистор, сглаживающий конденсатор, два усилителя, делитель напряжения, регистр, входной дешифратор, первую1260 и вторую группы согласующих резисто-ров, группу ограничительных диодови группу усилительных полевых тран -зисторов, затворы которых соединеныс группой выходов входного дешифратора и с первыми выводами соответствующих согласующих резисторов первой группы, вторые выводы которыхподключены к истокам соответствующих усилительных полевых транзисторов группы и к первым выводам соответствующих согласующих резистороввторой группы, вторые выводы которых соединены с анодами соответствующих ограничительных диодов группы и 15с группой входов задания проводимости управляемого резистора, первыйвывод которого подключен через первый усилитель к первому крайнему выводу делителя напряжения, второй 20крайний вывод которого соединен с.выходом второго усилителя, вход которого подключен к второму выводу управляемого резистора и к первому выводу сглаживающего конденсатора, второй вывод которого соединен с шинойнулевого потенциала, средний выводделителя напряжения подключен к стокам усилительных полевых транзисторов группы, группа выходов регистра 30соединена с группой входов входногодешифратора, 1 блоков формированиядлительности импульса, каждый из которых состоит из делителя частоты и88 -триггера, первый установочный.вход которого соединен с выходом делителя частоты, выход каждого 15триггера подключен к катодам ограничительных диодов группы соответствующего Р С-узлаС-сетки, выход 40блока задаЯия начальных условий соединен с первым выводом управляемогорезистора первого ОС-узла, второйвывод управляемого резистора каждого 1 -гогде 1 = 2, М )С-узла 45подключен к первому выводу управляемого резистора1 +1) -го 2 С-узла,второй вывод управляемого резистора,1-го ЦС-узла соединен с выходомблока задания граничных условий,о т л и ч а ю щ а я с я тем, что,с целью повышения точности, в неговведены блок синхронизации, счетчикадреса, демультиплексор, мультиплексор, два элемента И, блок памяти,98 8реверсивный счетчик, элемент задержки, элемент ИЛИ, дешифратор, блокиндикации и триггер, прямой выходкоторого является выходом сбоя сеточной модели, вход установки начальногосостояния которой соединен с входомзаписи блока памяти и со стробирующимвходом демультпплексора, каждый изМ выходов которого подключен к входу установки 0" делителя частоты соответствующего блока формирования длительности импульса, группа выходов первого регистра памяти соединена с группой информационных входов блока памяти и с группой входов задания временного распределения блока синхронизации, первый выход которого подключен к информационным входам делителейчастоты и к первому входу первогоэлемента И, выход которого соединен свычитающим входом реверсивного счетчика, группа выходов которого подключена к группе входов элемента ИЛИ,выход которого соединен с входом установки в 0 триггера, инверсный выходкоторого подключен к первому входувторого элемента И, выход которогосоединен с суммирующим входом счетчика адреса, группа выходов которогоподключена к группе адресных входовмультиплексора, к группе адресных входов блока памяти и к группе входовдешифратора, группа выходов которого соединена с группой входов блокаиндикации, второй выход блока синхронизации подключен к вторым установочным входам 18 -триггеров, выходыкаждого из которых соединены с соответствующим информационным входоммультиплексора, выход которого подключен к второму входу первого элемента И, счетному входу триггера ивходу элемента задержки, выход которого соединен с вторым входом второго элемента И, вход запуска сеточной модели подключен к входам записиреверсивного счетчика, счетчика адреса и к входу чтения блока памяти,группа выходов которого соединена сгруппой входов реверсивного счетчика,группа выходов второго регистра памяти подключена к группе информационных входов счетчика адреса, третийвыход блока синхронизации соединен синформационным входом демультиплексора.1 260981 Составитель В. РыбиТехред М.Ходанич едактор Л. Пчелинска Корре Шекмар аказ 5234 писно;1 роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 НИИПИ Государствепо делам изобрет 13035, Москва, Жаж 671ного комитета Сний и открытий5, Раушская наб