Цифровой фазометр

)4 С 01 Е 25/О л. ЕНИЯ шифр а ю тора и индикато щ и й с я тем,ка памяти ра, о т л что, с це ствия в ью пов щения быс дены блок деи- М -1 го вв нерат ков товых ров тока, памяти, И блок упра актовых г ок иэ И регистраторов ков совпадения и прн этом выходы блония,ство СССР 08, 1978. во СССР/08, 1983 в нератоГОСУДАРСТВЕННЫИ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ОЛКСАНИЕ ИЗОБР(54)(57) ЦИФРОВОЙ ФАЗОМЕТР, содержащий два формирователя входных сигналов, формирователь временного интервала, выход которого подключен к входу интегратора, а входы - к выходам формирователей входных сигналов, делитель частоты, подключенный к выходу второго формирователя входных сигналов, блок формирования Я -1 эталонных уровней напряжения, включенный между корпусом и генератором тока, последовательно включенные блок иэ М -1 компараторов ишифратор, причем первые входы компараторов объединены и подключены к выходу интегратора, а вторые входы компараторов - соответственно к выходам блока формирования эталонных уровней напряжения, цифроаналоговый преобразователь, выход которого соединен с первым входом блока формирования эталонных уровней и вто, рым входом компаратора, а также блок считывания и индикации, состоящий из последовательно включенных блоров тока объединены и подключены квторому входу блока формированияэталонных уровней и второму входукомпаратора, информационные входырегистров памяти объединены поразрядно и подключены к выходам шифратора, причем тактовый вход каждого регистра памяти и управляющийвход каждого тактового генераторатока подключен к соответствующимвыходам блока управления, установочные входы регистров памяти подключены к блоку управления, выходы регистра памяти младших разрядов соответственно соединены с информационными входами младших разрядов блока памяти, информационныевходы старших разрядов блока памятисоответственно соединены с выходамирегистров памяти старших разрядови через соответствующие блоки совпадения с входами цифроаналоговогопреобразователя, вторые входы блоковсовпадения и тактовый вход блокапамяти подключены к соответствующимвыходам блока управлеиия, вход которого соединен с выходом делителячастоты.1 120Изобретение относится к измерительной технике, предназначено дляизмерения и индикации разности фаздвух синусоидальных сигналов иможет быть использовано при построении преобразователей сдвига фаз двухсигналов в цифровой код.Цель изобретения - повышениебыстродействия цифрового Фаэометрапутем уменьшения времени преобразования аналоговой информации о разности фаз двух сигналов в цифровойкод при сохранении точностных характеристик фазометра и незначительном увеличении объема используемыхэлементов и блоков.На фиг.1 приведена структурнаясхема цифрового Фазометра, на фиг,2 структурная схема блока управления,Цифровой Фазометр содержит дваформирователя 1 и 2 входных сигналов, формирователь 3 временного интервала, делитель 4 частоты, цифроаналоговый преобразователь 5, интегратор 6, блок 7 управления, блок8, состоящий иэ М -1 тактовых генераторов 9 тока, блок 10 считыванияи индикации, состоящий из блока 11памяти, дешифратора 12 и индикатора 13, блок 14 Формирования й -1 эталонных уровней напряжения, состоящий из резистивного делителя наМ -1 выходов, включенного между корпусом и генератором 15 тока, блок 16из Ч -1 компараторов 17, шифратор 18,блок 19, состоящий из М регистров20 памяти, и М -1 блоков 21 совпадения.Выходы формирователей 1 и 2 соедииены с входами формирователя 3 временного интервала, выход которогочерез интегратор 6 соединен с первыми входами компараторов 17, вторыевходы которых соответственно соединены с выходами блока 14, при этомпервый вход блока 14 соединен с выходом цифроаналогового преобразователя 5 и вторым входом компаратора 17 с наименьшим уровнем срабаты-,вания, а второй вход блока 14 соединен с вторым входом компаратора 17с наибольшим уровнем срабатыванияи подключен к объединенум выходамтактовых генераторов 9 тока, управляющие входы которых подключены к соответствующим выходам блока 7 управления, информационные входы регистров 20 памяти объединены поразряд 5057 2но и соответственно подключены квыходам, шифратора 18, входы которого соединены с блоком 16 компараторов 17, а тактовые входы каждогорегистра 20 памяти и объединенныевходы установки всех регистров 20памяти в нулевое состояние подключены к соответствующим выходамблока 7 управления, выходы регистра 20 памяти младших разрядов выходного кода соответственно соединеныс информационными входами младшихразрядов блока 11 памяти, информационные входы старших разрядов которого соответственно соединены свыходами регистров 20 памяти старших разрядов выходного кода и черезблоки 21 совпадения с входами цифроаналогового преобразователя 5,причем вторые входы блоков 21 совпадения и тактовый вхсд блокапамяти соединены с соответствующимивыходами блока 7 управления, входкоторого подключен к выходу делителя 4 частоты, а выход блока 11памяти через дешифратор 12 соединенс индикатором 13,Блок управления содержит распределитель 22 импульсов; К 8 -триггеры23, выполняющие роль формирователейуправляющих напряжений для тактовых генераторов 9 тока и блоков 21совпадения.На фиг 2 обозначены О - напряжение на выходе делителя 4 частоты,0 - напряжения на выходахраспределителя 22 импульсов блока 7 управления Д - напряжение с выхода блока 7 управления для установки регистров 20 памяти в нулевое состояние О," Ц, О - напряжения с выходов блска 7 управления, подаваемые на тактовые входы регистров 20 памяти для считывания кода с шифратора 18, О ., О 9- напряжения с выходовйблока управления, подаваемые на управляющие входы тактовых генераторов 9 тока 0 , О., - напряжения с выходов блока 7 управления, подаваемые на вторые входы блоков 21 совпадения, 06, - выходное напряжениеинтегратора 6; О Т, ) Ц Т),Ц, (Тз), где=1,2,3 - эталонныеуровни напряжения Формируемые блоком 14 совместно с цифроаналоговым преобразователем 5 и блоком 8 тактовых генераторов 9 тока; ОьрО,о - напряжения разрядов двоичного кодана выходах регистров 20 памя12050 1 О 15 где 25 30 35 40 50 О( ) "ь макс ти,О" О 1 - напряжения разрядов выходного двоичного кода блока 11 памяти.Цифровой фазометр работает следующим образом,формирователи 1 и 2 преобразуют входные синусоидальные сигналыв меандр с сохранением фазовогосдвига между сигналами. В формирователе 3 происходит выделение информации о разности фаз в виде импульсов, длительность которых пропорциональна сдвигу фаз исследуемых сигналов. В интеграторе 6 эти импульсыпреобразуются в квазипостоянное напряжение Оь с уровнем, пропорциональным длительности импульсов и,следовательно, фазовому сдвигу между входными сигналами. Выходное напряжение интегратора 6 преобразуется затем в цифровой двоичный код.Это преобразование осуществляетсясовокупностью блоков и элементов(5,7,8,9, 14, ,21), составляющихкодирующую часть фаэометра, Работаэтой кодирующей части цифровогофазометра и его блока 11 памяти тактирована и управляется блоком 7,который синхронизируется импульснымнапряжением О(, с выхода делителя 4частоты, Коэффициент деления делителя 4 частоты выбирают из условияобеспечения заданного диапазоначастот исследуемых сигналов при заданных точности работы фазометра ибыстродействии элементной фазы егофункциональных узлов,В каждом такте работы устройствав общем случае определяется начинаясо старших разрядов, по Н = Иразрядов выходного двоичного кода,где с - максимальная разрядностьдвоичного кода фаэометра (разрядность блока 11 памяти); 8 - числотактов работы кодирующей части фазометра. Учитывая, что при И ) 51происходит резкое увеличение объемаоборудования устройства эа счетбольшого количества компараторов17(Х=2 -1), число Н разрядов выИходного кода, определяемых в каждомтакте работы фазометра, целесообразно выбирать не более трех-четырех.Блок 14 совместно с блоком 8тактовых генераторов 9 тока и цифроаналоговым преобразователем 5,который построен, например, по схеме преобразователя код-ток, формиру 57 4ет подвижную сетку из ч) эталонных уровней напряжения Ц (Тк), где ( =1,2 й -1 - номер уровня," К = 1,2М - номер такта. Каждый уровень напряжения данной сетки для К -го такта смещен относительно другого на величину Кроме того, от такта к такту все уровни сетки перемещаются таким, образом, что первый (наименьший в данном такте) уровень напряжения еО 5 (Т ( - Т., Ы(Т. )220(э) В выражениях (1) и Я обозначены ЬО ТК- квант напряжения (напряжение смещения эталонных уровней),соответствующий младшему разрядугруппы из И разрядов выходного кода блока 19, определяемых в К -мтакте, ЛО (Тм, ) - квант напряжения,соответствую(Чий младшему разрядугруппы из Н разрядов выходного кода блока 19, определяемых в предпоследнем (М) такте, т,е, квантнапряжения, соответствующий младшему разряду из группы всех старшихразрядов выходного кода; ) - порядковый номер разряда выходного дво-.ичного кода блока 19; 6,(. (Тк 1)множитель, равный 1 или О и характеризующий состояние ключа-горазряда цифроаналогового преобраэо;вателя 5, которое определяется выходным кодом старших разрядов блока 19 на (К - 1) -м такте,Величина кванта напряжения Ь О (Т )1для первого такта работы кодирующей части фазометра определяетсяс выхода интегратора 6 и в соответствии с выражением (1) где 8 =2 (Н - число разрядов вынходного кода, определяемых в первом такте).Значение напряжения первого эта. лонного уровня для первого такта равно ДУ (Т 4 ), так как перед нача.Г гзюкц,"алас, жуя тэ кЩд .ваеаслкаев",з ч;хЖмт Жйъй ЬФеей ФнМВЮХИО 31 Р Я 4дац. г р у д а Л- - -рд-сы-ъ-.йМщ- фф ът сб 1 А бф Фа е, - у гзЮйф(у ц т д Ф ФР Ю ДЪЗАЪ д Г ююЭ йене ч Мьъа вы:ю:т ас ымъ аао юы Фва еще Юав ма.а ли аыв еаа эив лба ед И 3/ ЗЯКЯЗ/ШС Р с.Я Б Б, бГ юф мае. вил Г 6 Ь а4 Ь Э Ф ь Ч (К 1 ЗМ 1 Ю,ат 11 ц 7 ГОР дкткая,зобреВ-ЗЗ 1 .(Фй ЦФ аду КТОР ЛеЙЯТ