Устройство для функционально-параметрического контроля логических элементов

ОЮЭ СОВЕТСКИХОЦИАЛИСТИЧЕСКИЕСПУБЛИК 9) (И) бо С 06 Р 11/2 ГОСУДАРСПО ДЕЛА САНИЕ РСНОМЮ СВ ЕТЕНИ ЛЬСТВУ Н АВ ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Авторское свидетельство СССРВ 902010, кл. С 06 Р 11/26, 1978.2. Авторское свидетельство СССРУ 830391, кл. С 06 Р 11/26, 1977(54)(57) 1, УСТРОЙСТВО ДЛЯ фУНКЦИОНАЛЬНО-ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащеесигнатурный анализатор, первыйвход которого подключен к выходутактового генератора и счетному входу первого счетчика, выход которогосоединен с входом дешифратора, со .счетным входом второго счетчика ис первым выходом устройства, первыевхоДы устройства соединены с информационными входами мультиплексора,соединенного выходом с вторым входомсигнатурного анализатора, выходвторого счетчика соединен с адреснымвходом.иультиплексора и с третьимвходом сигнатурного анализатора,выход дешифратора соединен с вторымвыходом устройства, о т л и ч а ю -щ е е с я тем, что, с целью увеличения быстродействия устройства, внего введены третий счетчик, формирователь импульсов и элемент ИЛИ,выход которого подключен к установочным входам первого и второго сцетчиков, первый вход через формйрователь импульсов - к первому выходусигнатурного анализатора и счетномувходу третьего счетчика, второй вход элемента ИЛИ соединен с вторым входом устройства, с установочным входом третьего счетчика и с четвертым входом сигнатурного анализатора, второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а пятые входы сигнатурного анализатора соеди. иены с третьими входами устройства,2. Устройство по п, 1, о т л и - ч а ю щ е е с я тем, что сигиатурнь анализатор содержит Т -триггер, со единенный Т-входом с третьим входом анализатора, устаьовочным входом - с установочным входом 3 -триггера а и с четвертым входом сигнатурногою анализатора, инверсным выходом - с первым управляющим входом формирователя сигнатур, соединенного информационным входом с вторым входом анализатора, синхровходом - с синхровходом регистра сдвига и с первым входом анализатора, вторым управляющим входом - с первым выходом регист. ра сдвига, соединенногс управляющим входом с прямым выходом Т-триггера, вторым выходом - с управляющим входом параллельного регистра, соединенного информационными входами с4 выходами формирователя сигнатур, ьВй выходами - с первыми входами элемен- . та сравнения; соединенного вторыми входами с пятыми входами сигнатур- ного анализатора, выходом - с Г - входом Э -триггера, соединенного выходом с вторым выходом анализатора, С-входом - с третьим ныхо,.ом регистра сдвига и с первым выходом сигнатурного анализатора.1157544 Изобретение. относится к автоматике и вычислительной технике и может быть использовано для выходного, а также функционально-параметрического контроля интегральных микросхем, в том числе совместно с автоматами контактирования.Известно устройство для контроля логических блоков, содержащее генератор тестов, блок управления, 0 эталонный блок, контролируемый блок, блоки сравнения, блок регистрации сбоев, индикатор ошибок, формирователь пакета импульсов, распределитель потенциалов, мультиплексор, сумматор, регистр сдвига, индикатор исправности эталонного блока и дешифратор 1 ), .Недостатками этого устройства являются его сложность иограниченныефункциональные возможности, обусловленные сложностью перенастройки устройства с контроля блоков одного типа на другой.Наиболее близким к изобретению является устройство для функционально-параметрического контроля логических элементов, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, с счетным входом второго счетчика и с первым выходом устройства, первый вход устройства соединен с информацион- З 5 ными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресным входом мультиплексора и с третьим ф входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства 12 ).Однако низкое быстродействие известного устройства обусловлено тем, что в нем не ограничивается число циклов. контроля и, кроме того. следующий цикл контроля начинается через время,. равное длительности цикла, после окончания предыдущего цикла контроля.Число циклов контроля обуславливается компромиссом между требования:; ми обеспечения достаточного быстродействия устройства и требованиями Б обеспечения высокой надежности контроля. Например, при функционально- параметрическом контроле логических 2.элементов, предназначенных для приме.кения в специальной аппаратуре, вероятность попадания "бракованной илинестабильно работающей микросхемыв "годные" не должна превышатьнекоторой специфичной для каждогослучая величины Р. для каждой Рможет быть получено свое необходимоечисло циклов Н . Результат "годен"достигается при этом при условииполучения годного результата в каждомцикле контроляУстановлено, чтов большинстве случаев 8=10-20,В каждом цикле контроля необходимо осуществить полный цикл переключения первого и второго сметчиков иполучить к нтрольную сигнатуру, атакже обработать ее 1 сравнить с эталонной, выдать результат контроля,подготовить устройство к дальнейшейработе и т.д. ). За время обработкисигнатуры первого и второго счетчиковуходят" из своего исходного нулевого состояния и поэтому для поискаследующего контроля необходимождать" их установки в ноль что.приводит к увеличению затрат време"ни на контроль и снижению быстродействия устройства.Цель изобретения - увеличениебыстродействия устройства.Поставленная цель достигаетсятем, что в устройство для функционально-параметрического контроля логических элементов, содержащее сигнатурный анализатор, первый вход которогоподключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со счетным входомвторого счетчика и с первым выходомустройства, первые входы устройствасоединены с информационными входамимультиплексора, соединенного выходомс вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресным входом мультиплексораи с третьим входом сигнатурногоанализатора, выход дешифратора соединен с вторым выходом устройства,введены третий счетчик, формирователь импульсов и элемент ИЛИ, выходкоторого подключен к установочнымвходам первого и второго счетчиков,первый вход через формировательимпульсов - к первому выходу сигнатурного анализатора и счетному входутретьего счетчика, второй входэлемента ИЛИ соединен с вторым вхо1157544 3дом устройства, с установочнь.м входом третьего счетчика и с четвертым входом сигнатурного айализатора второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а пятые входы сигнатурного анализатора соединены с третьими входами устройства.Причем сигнатурный анализатор со О держит Т-триггер, соединенный Т- входом с третьим входом анализатора, установочным входом - с установочным входом 11 -триггера и с четвертым входом сигнатурного сигнализатора, инверсным выходом - с первым управляющим входом формирователя сигнатур, соединенного информационным входом с вторым входом сигнатур- ного анализатора, синхровходом - с синхровходом регистра сдвига и с первым входом анализатора, вторым управляющим входом - с первым выходом регистра сдвига, соединенного упраяющим входом с прямымвыходом Т-триггера, вторым выходом - с управляющим входом параллельного регистра, соединенного информацион. ными входами с выходами формирователя сигнатур, выходами - с первым входами элемента сравнения, соединен- О ного вторыми входами с пятыми входами сигнатурного анализатора, выходом - с Р "входом Э -триггера, соединенно- го выходом с вторым выходом сигнатурного анализатора, С-входом - с 35 третьим выходом регистра сдвига и с первым выходом сигнатурного анализатора.Нв фиг. 1 представлена структурная схема устройства; на фиг. 2 - 40 структурная схема сигнатурного анализатора, на фиг. 3 - временные диаграммы работы устройства. Устройство содержит тактовый гене. рвтор 1, дешифратор 2, необходимый для Формирования тестовых сигналов для несовместимых входов контролируемого логического элемента 3, первый счетчик 4, выход 5 тактового о генератора 1, мультиплексор 6,второй счетчик 7, сигнвтурныйанализатор 8, третий счетчик 9,формирователь 10 импульса, элемент ИЛИ 11, третий вход 12,третий выход 13, четвертый выход 14, второй вход 15, выход 16 старшего разрядасчетчика 7. 4Сигнатчрный анализатор 8 содержит Т-триггер 17, формирователь 18 сигнатур, регистр 19 сдвига, параллельный регистр 20, элемент 21, 1 -триггер 22.Устройство рабе.вет следующим образом.На вход 15 устройства поступает сигнал запуска, который устанавливае" в исходное состояние сигнатурный анализатор 8 и счетчик 9. циклов, а также, пройдя через элемент ИЛИ 11, устанавливает все разряды счетчиков 4 и 7 в состояние логической . После окончания сигнала запуска (момент времени .С, фиг. 3 ) первый тактовый импульс, поступающий с выхода 5 генератора 1 на счетный вхор первого счетчика 4, переводит все разряды счетчиков 4 и 7 в состоя. ние логического "0, фиг. 3. При этом нв управляющий вход.сигна" турного анализатора 8 поступает отрицательный перепад напряжения, цо которому он переходит в режим формирования сигнатуры, при этом начинается цикл контроля. С приходом следующих тактовых импульсов от генератора 1 осуществляется полный перебор всех необходимых стимулирующих воздействий на входах элемента 3, определяемых состоянием счетчиков 4 и 7 от 000 до 111.Выходной двоичный вектор логического элемента 3, образованный последовательным совмещением выходных векторов каждого из выходов элемента 3 на тактовую последовательность, через мультиплексор поступаег на сигнатурный анализатор 8, где полученная сигнатурв сравнивается с эталонной. После перебора всех состояний все разряды счетчиков 4 и 7 находятся в состоянии логической "1" и в момент 1 (фиг. 3 ) переходят в состояние логического "0". При этом цикл контроля окно) заканчивается и сигнатурный анализатор 8 переходит в режим обработки сигнатуры, запрещая. прием входного вектора. Далее с приходом тактовых импульсов в моменты времени ., 1 , 1, в сигнвтурном анализаторе 8 происходит регистрация полученной сигнатуры, подготовка к приему следующей сигнатуры и формирование. на выходе сигнвтурного.анализатора 8 сигнала "Брак/ годен", который поступает на выход 13 устройства. Кроме того, в моментвремени 1 на выходе. сигнатурногоанализатора 8 формируется сигналокончания режима обработки сигнатуры,который переводит счетчик 9 в следующее состояние, а, поступая на вход 5формирователя 10 импульса, вырабатывает на его выходе короткий импульс,который, пройдя через элемент ИЛИ 11,устанавливает все разряды счетчиков4 и 7 в состояние логической "1", фОчередной тактовый импульс в моментвремени 1(фиг. 4 ) перебрасываетвсе разряды счетчиков 4 и 7 в состояние логического "0", при этоманализатор 8 переходит в режим формирования сигнатуры и цикл контроляповторяется.В конце М-го цикла контроля данного логического элемента (И- числосостояний счетчика 22 циклов ) на выходе переноса счетчика циклов вырабатывается импульс, который поступает на. выход 4 устройства. С приходомследующего импульса запуска навход 15 устройства его работа протекает аналогично,Сигнатурный анализатор 8 работает следующим образом.Импульс запуска, поступающийна вход сигнатурного анализаторас входа 15 устройства, устанавливаетТ-триггер 17 и Э -триггер 22 в состояние логического. "ООтрицательный перепад напряженияиэ логической. "1" в логическийныО ), поступающий на управляющий35вход сигнатурного анализатора 8 состаршего разряда счетчика 7 переводит Т-триггер 17 в состояние логической "1" (момент времени 1,фиг,4),ф фПри этом в анализаторе 8 устанавливается режим формирования сигнатуры.С инверсного выхода Т-триггера 17на вход формирователя 18 сигнатурпоступает уровень логического "0",разрешая прием входного контролируе 45мого вектора по информационному входу сигнатурного анализатора 8, Спрямого выхода Т-триггера 17 на управляющий вход регистра 19 сдвигапоступает уровень логической "1", фкоторый по тактовому импульсу, поступающему на .синхровход регистра 9сдвига, устанавливает все его разряды в состояние логической ,Отрицательный перепад напряжения,поступающий на вход сигнатурногоанализатора 8 со старшего разрядасчетчика 7 в момент времени переводит Т-триггер 17 в состояниелогического "0", 1 ри этом в сигнату 1ном анализаторе 8 устанавливаетсярежим обработки сигнатуры, На вход формирователя 18 сигнатур поступаеуровень логической , с инверсноговыход Т-триггер 17, запрещая приемвходного вектора. На управлявшийвход регистра 19 сдвига с прямого выхода Т-триггера 17 поступает уровень логического 0", устанавливая в нем режим сдвига.С приходом очередного тактового импульса ( з, фиг. 3 ) на выходе регистра 19 сдвига формируется сигнал логического нО, который своим срезом записывает в параллельный регистр 20 сформированную в формирователе 18 сигнатуру,При этом элемент 2 сравнения сравнивает полученную сигнатуру с эталонной, которая поступает на вход .игнатурного анализатора устройства.При несовпадении сравниваемых сигнатур на выходе элемента 21 сравне ния формируется уровень логической "1", Следующий тактовый импульс, поступающий в момент времени с регистра 19 сдвига, устанавливает формирователь 18 сигнатур в исходное нулевое ) состояние, подготавливая его тем самым к приему следующего двоичного вектора, Срезом, сигнала, сформированного на третьем выходе регистра 19 сдвига ( фиг, 3), в -триггер 22 записывается информация, полученная на выходе элемента 21 сравнения, т,е, результат контроля, Кроме того, сигнал с третьего выхода регистра 19 сдвига поступает на выход анализатора 8 и на выход 13 устройства.Следующий отрицательный перепад,поступающий на управляющий входсигнатурного анализатора 8, в моментвремени 1 снова переводит его врежим формирования сигнатуры и далеесигнатурный анализатор 8 работаетаналогично.Таким образом, за счет введения счетчика 9, формирователя 10 иэлемента ИЛИ 1 обеспечивается переход к следующему циклу контроля сразу после окончания обработки сигнатуры в данном цикле, что существенно повышает быстродействие устройства,