Устройство тактовой синхронизации

СОЮЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 119) 111. 1511 Н 04 1. 7/02 ГОСУДАРСПО ДЕЛ САНИЕ ИЗОБРЕТЕ 41 1 КОТ"11 А(56) 1. Гинзбург ВТеория синхронизацМ., "Связь", 19742. Заездный А.МРахович Л,М. Фазорция. М., "Связь",рис. 6.10, (прото соединен выход второго интеграторачерез четвертый квадратор, при этомвыход второго сумматора через последовательно соединенные первый инвертор и третий сумматор подсоединенк первому входу первого блока определения знака, к второму входу которого подключен второй выход дешифратора, а к второму входу третьего сумматора - выход первого сумматора,о т л и ч а ю щ е с я тем, что, сцелью повышения точности синхронизации, в него введены последовательносоединенные четвертый сумматор, второй блок определения знака, элементИ и элемент ИЛИ, последовательносоединенные второй инвертор, пятыйсумматор и третий блок определениязнака, последовательно соединенныетретий интегратор, третий блок памяти, пятый квадратор и шестой сумматор, и последовательно соединенныечетвертый интегратор, четвертый блокпамяти и шестой квадратор, выход которого подсоединен к второму входушестого сумматора, выход которогоподсоединен к второму входу пятогосумматора и первому входу четвертогосумматора, к второму входу которогоподключен выход первого инвертора,при этом выход первого сумматора М 29в, А. К. Мусулманов, Т,М. Никифоров 8,8)В Каяцкас А.Аи демодуляторовс. 129, рис,5.1Окунев Ю.Б.,одуляазностна 1967, с. тип) 7 пульсов,частотыкоторого инверто деления подсоедин ра, выход знака чер второмуорой выоду бло д дешиф о ка торого опредеодсоеди И, привторому в ления зна н к в ЕННЫЙ КОМИТЕТ СССР ЗОБРЕТЕНИЙ И ОТКРЫТИ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) (57) УСТРОЙСТВО ТАКТОВОЙ СИНХР НИЗАЦИИ, содержащее последовательн соединенные генератор тактовых имлок управленря, делител дешифратор, первый выхо соединен к первым входам ервого и второго интегратор рые входы которых подключены к выходам первого и второго перемножителей соответственно, первые входыкоторых объединены и являются информационным входом устройства, а вторые входы подключены к соответствующим выходам генератора гармоническихколебаний, выход первого интегратора через последовательно соединенныепервый блок памяти и первый квадрагор подсоединен к первому входу первого сумматора, к второму входу которого подсоединен выход второго интегратора через последовательно соединенные второй блок памяти и второйквадратор, выход первого интеграто-ра через третий квадратор подсоединен к первому входу второго сумматора, к второму входу которого подн к входу второго первого блока опр з элемент ИЛИ - к а управления, а в атора - к второму ока определения з оду третьего блок а, выход которого ому входу элемент1 1 О 7 З 5чем третий выход дешифратора подсое- которых подключены к выходам первого динен к первым входам третьего и и второго перемножителей соответственчетвертого интеграторов, вторые входы но.Изобретение относится к техникесвязи и может быть использовано длясинхронизации передаваемой дискретной информации по дискретным каналам,Известно устройство тактовой сии 5хронизации, содержащее две цепи, каждая из которых содержит последовательно соединенные коммутируемыйфильтр и амплитудный детектор, выход каждого из которых подсоединенк соответствующему входу первогоблока вычитания, выход которого через последовательно соединенные блокдобавления - вычитания, делитель частоты и блок формирования синхросигнала подключены к первым входам коммутируемых фильтров обеих цепей, вто"рые входы которых объединены и подключены к выходу второго вычитателя,к первому входу которого подключен 2 Овыход блока выделения служебногосигнала, вход которого объединен свторым входом второго вычитателя иявляется входом устройства.,12,Устройство тактовой синхроннзации осуществляет непосредственно минимизацию переходных помех, чем и обеспечивается тактовая синхронизация,Недостатком устройства являетсято, что оно допускает состояние выложного синхронизма", при котором границы посылок располагаются точнопосередине между моментами временипредполагаемых границ посылок.Наиболее близким к предлагаемому М является устройство тактовой синхронизации, содержащее последовательно соединенные генератор тактовых импульсов, блок управления, делитель частоты и дешифратор, первый выход которого подсоединен к первым входам первого и второго интегратора, вторые входы которых подключены к выходам ,первого и второго перемножителей соответственно, первые входы котовых объединены и являются информационным входом устройства, а вторые входы подключены к соответствукицим выходам генератора гармонических колебаний, выход первого интегратора через последовательно соединенные первый блок памяти и первый квадраторвподсоединен к первому входу первогосумматора, к второму входу которогоподсоединен выход второго интегратора через последовательно соединенныевторой блок памяти и второй квадратор, выход первого интегратора черезтретий квадратор подсоединен к первому входу второго сумматора, к второму входу которого подсоединен выход второго интегратора через четвертый квадратор, при этом выходвторого сумматора через последовательно соединенные первый инвертор и третий сумматор подсоединен к первомувходу первого блока определения знака, к второму входу которого подключен второй выход дешифратора, а квторому входу третьего сумматора подключен выход первого сумматора, причем выход первого блока определениязнака подсоединен к второму входублока управления .23.Недостатком известного устройстватактовой синхронизации является то,что оно допускает состояние "ложногосинхронизма", которое характеризуетсяравенством усредненных значений напря.жений, снимаемых с выходов первогои второго интеграторов прн расположении границ посылок посередине между тактами, отмечающими границы посылок в приемнике, т.е, при отсуствиисинхронизма. Равенство указанных значений напряжений определяется в устройстве тактовой синхронизации как состояние синхронизма и сигнал на подстройку тактов не формируется,Состояние "ложного синхронизма" является неустойчивым, но поскольку управляющее воздействие для подстрой. ки тактов формируется с усреднением, слабые случайные воздействия с нулевым средним значением могут и не вывести систему из "ложного синхронизма". Достаточно сильное помеховое воздействие или же разность тактовых частот передатчика и приемника в ито- ге выводит систему из состояния" ложного синхронизма", Однако и помехаи разность тактовых частот - параметры случайные, поэтому время пребывания системы в состоянии "ложного син хронизма" случайно и в принципе может длиться неопределенно долго. Чем лучше условия (слабая помеха, расхождение тактовых частот очень мало), тем более вероятно продолжительное 15 пребывание системы в состоянии "ложного синхронизма". Оказаться в этом состоянии система может при вхождений в связь (увеличивается время вхождения в связь) или при перерывах в ка налах связи (увеличивается время пере рывов передачи).Цель изобретения - повышение точности синхронизации.25Для достижения поставленной цели в устройство тактовой синхронизации, содержащее последовательно соединенные генератор тактовых импульсов, блок управления делитель частоты и дешифЪ30 рато, первый выход которого подсоединен к первым входам первого и второго интеграторов, вторые входы которых подключены к выходам первого и второго перемножителей соответственно, первые входы которых объединены и 35 являютея информационным входом устройства, а вторые входы подключены к соответствующим выходам генератора гармонических колебаний, выход первого интегратора через последова тельно соединенные первый блок памяти и первый квадратор подсоединен к первому входу первого сумматора, к второму входу которого подсоединен выход второго интегратора через после довательно соединенные второй блок памяти и второй квадратор, выход первого интегратора через третий квадратор подсоединен к первому входу второго сумматора, к второму входу 50 которого подсоединен выход второго интегратора через четвертый квадра-.тор, при этом выход второго сумматора через последовательно соединенные первый инвертор и третий сумма тор подсоединен к первому входу первого блока определения знака, к второму входу которого подключен второй выход дешифратора, а к второму входу третьего сумматора подключен выход первого сумматора, введены последовательно соединенные четвертый сумматор, второй блок определения знака, элемент И и элемент ИЛИ, последовательно соединенные второй инвертор, пятый сумматор и третий блок определения знака, последовательно соединенные третий интегратор, третий блок памяти, пятый квздратор и шестой сумматор, и последовательно соединенные четвертый интегратор, четвертый блок памяти и шестой квадратор, выход которого подсоединен к второму входу шестого сумматора, выход которого подсоединен к второму входу пятого сумматора и первому входу четвертого сумматора, к второму входу которого подключен выход перво" го инвертора, при этом выход первого сумматора подсоединен к входу второго инвертора, выход первого блока определения знака через элемент ИЛИ- к второму входу блока управления, а второй выход дешифратора - к второму входу второго блока определения зна" ка и второму входу третьего блока определения знака, выход которого подсоединен к второму вяоду элемента И, причем третий выход дешифратора подсоединен к первым входам третьего и четвертого интегратора, вторые входы которых подключены к выходам первого и второго перемножителей соответственно.На фиг. 1 представлена структурно элекгрическая схема устройства так" товой синхронизации, на фиг. 2 - диаграмма расположения интервалов ин" тегрирования для вычисления квадраторов модулей векторов соседних посыпок.Устройство тактовой синхронизации содержит первый и второй перемно" жители 1 и 2, первый, второй, тре" тий и четвертый интеграторы 3-6, первый, второй, третий, четвертый блоки 7-10 памяти, первый, второй, третий, четвертый; пятый и шестой квадраторы 11-16, первый, второй, третий, четвертый, пятый и шестой сумматора 17-22, первый, второй и третий блоки 23-25 определения знака; элемент И 26, элемент ИЛИ 27, первый и второй инверторы 28 и 29, генератор 30 тактовых импульсов, блок 31 управления, делитель 32 частоты, дешиХ с - 1 ь М ьд ас;ц,-а ю МТ (1)ои поступают в третий и четяертый блоки 9 и 10 памяти. В моменты поступления тактов Т 1 с выходов первого и второго интеграторов 3 и 4 снимаются отсчеты постоянных напряжений, соу ответствующие величинам (фиг, 2 о) р РУл(2)40 В эти же моменты времени (в моментытактов Т) на выходе первого и второго блоков 7 и 8 памяти присутствуют найряжения отсчетов, соответствую.5щие величинам (фиг. 2 Ф) тХа 16 м Ы сИ )тф,ядфй-71(3) 50 т.е. снятые с выходов первого и второго интеграторов 3 и 4 на время Транее, а на выходе третьего и четвертого блоков 9 и 1 О памяти - напряжения, соответствующие величинам фратор 33 и генератор 34 гармонических колебаний.Устройство тактовой синхронизации работает следующим образом.Сигнал подается на информацион ные входы первого и второго леремножителей 1 и 2, на вторые входы которых подаются гармонические колебания с генератора 34 гармонических колебаний. Перемноженные сигналы поступают на первый, второй, третий и четвертый интеграторы 3-6, причем начало и окончание интегрирования сигналов определяется поступлением с дешифратора 33 тактов Т(фиг. 2 а) 15 на первый и второй интеграторы 3 и 4 и тактов Т (фиг. 2 Р) на третий и четвертый интеграторы 5 и 6. Такты Тсоответствуют в состоянии синхрониэма границе посылок, а Т 2 - середи не посылок, В моменты поступления тактов Т с выходов третьего и чет 2вертого интеграторов 5 и 6 снимаются отсчеты постоянных напряжений, соответствующие величинам (фиг. 2 )25(4) вычисляются квадраты модулей векторов С, А и В. Разности квадратов векторов (В А ) (С. В) и (С А) определяются четвертым пятым и шестымсумматорами 20-22. Для получения раэ.ностей квадратов вектором первый ивторой инверторы 28 и 29 инвертируютквадраты векторов В -и А , Знак раэности квадратов (В А ), определяеймый первым блоком определения знака 23, характеризует направлениеподстройки фазы синхроимпульсов. Взависимости от знака величины (В А )блок 31 управления либо вычитает одинимпульс иэ последовательности, поступающей на вход делителя 32 частоты,уменьшая фазу, либо прибавляет одинимпульс, увеличив я Фазу. Знаки раз-.ностей квадратов (С -А), (С -В)определяемые вторым и третьим блоками24 и 25 определения знака при условииЯ(0,СВСО, (5)характеризуют состояние синхрониэма,При одновременном выполнении неравенств 5 условия элементы И 26 ИЛИ 27пропускают импульс однонаправленнойпостоянной подстройки в блок 31 управления. Невыполнение условия 5характеризует состояние "ложного синхрониэма" и знаки разностей квадратов усрдненных значений модулей векторов С А В определяют направлениеТподстройки фазы блока 31 управления.Усреднение во времени в предлагаемойсхеме достигается за счет малого шагаподстройки. Случайные выполнены неравенств 5, например, при импульснойпомехе, приведут лишь к незначительному сдвигу фазы тактовых импульсови вслед за этим сдвиг будет компенсирован устройством тактовой синхронизации. Относительная величина шагаподстройки определяется коэффициентом деления делителя 32. Постоянноевыполнение неравенств 5 сопровождается однонаправленной постоянной подстройкой, например, добавлением импульсов, и устройство тактовой синхронизации из состояния "ложного синхронизма", переходит в состояние, иэ которого дальнейшей подстройкой, уже 5 за счет неравенства модулей векторов А и В, т.е, эа счет формирования сигнала на выходе первого блока 23 определения знака, будет переведено в состояние синхронизма. 1 ОСигналы с выходов третьего и четвертого интеграторов 5 и 6 могут быть использованы приемником для демодуляции принимаемых посылок. Технико-экономическая эффектив": ность предлагаемого устройства тактовой синхронизации заключается в том, что оно позволяет повысить точность тактовой синхронизации за счет обнаружения состояния "ложного синхронизма", а следовательно позволяет повысить пропускную способность ка" нала передачи данных.