Устройство синхронизации

СОЮЗ СОВЕТСКИХОВЦЮЛЮИЮОВПРЕСПУБЛИН Эа Н 04 Ь 7 02 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Ленинградский ордена Ленинаэлектротехнический институтим. В.И, Ульянова (Ленина) и Муром"ский филиал Владимирского политехнического института(56) 1. Авторское свидетельство СССР11 457183, кл. Н 04 Ь 7/02, 1982.2. Авторское свидетельство СССРУ 790356, кл. Н 04 Ь 7/02, 1978(54)(57) УСТРОЙСТВО СИНХРОНИЗАЦИИ,содержащее формирователь нулевых пересечений, выход которого подключен кустановочному входу первого делителячастоты на два, к счетному входу которого подключен выход формирователя сигнала коррекции, а выход первого делителя частоты на два через блок Фазовой автоподстройки частоты (ФАПЧ) подключен к входу формирователя синхросигнала, о т л и ч а ющ е е,с я тем, что, с целью повыщеения точности синхронизации при дрейфе частоты следования сигнала, введены последовательно соединенные делитель частоты на и/2 (где о/2 =1,2,3 и/2), второй делитель частоты на два и элемент И, выход ко торого подключен к входу формирователя сигнала коррекции, а к второму входу элемента И подключен выход делителя частоты на о/2, к установочному входу которого, а также к установочному входу второго делителя частоты на два подключен выход Формирователя нулевых пересечений, а к счетному входу делителя частоты на 11 /2 подключен дополнительный выход блока фАПЧ.1107 1Изобретение предназначено дляиспользования в технике связи, а также в системах цифровой магнитнойзаписи.Известен формирователь опорнойчасти иэ случайной последовательности биимпульсных посылок, содержащий двухнолупериодный выпрямитель .и резонансный контур, причем к входудвухполупериодного выпрямителя подключен блок вычитания, на первыйвход которого подана последовательность биимпульсных посылок непосредственно, а на второй через линиюзадержки, при этом между двухпопупериодным выпрямителем и резонанснымконтуром включен блок временной селекции 1,Однако устройство обладает низкойпомехоустойчивостью. 20Наиболее близким к предлагаемомуявляется устройство синхронизации,содержащее Формирователь нулевыхпересечений, выход которого подключенк установочному входу первого делителя частоты на два, к счетному входу которого подключен выход Формирователя сигнала коррекции, а выходпервого делителя частоты на два через блок ФАПЧ подключен к входу фор" Зомирователя синхросигнала, а такжепоследовательно соединенные ключ,генератор пилообразного напряженияи пороговый блок, выход которого подключен к входу формирователя сигнала З35коррекции, а к входу ключа подсоединен выход формирователя нулевых пересечений 21. Однако известное устройство синхронизации обладает низкой точностью 40 синхронизации при дрейфе частоты следования синхросигнала.Цель изобретения - повышение точности синхронизации при дрейфе часто" ты слеДования сигнала. 45Для достижения поставленной цели в устройство синхронизации, содержащее формирователь нулевых пересечений , выход которого подключен к установочному входу первого делителя 50 частоты на два, к счетному входу которого подключен выход формирователя сигнала коррекции, а выход первого делителя частоты на два через блок (ФАПЧ)подключен к входу формирова теля синхросигнала, введены последовательно соединенные делитель частоты на и/2 (где и/2 = 1, 2,3314 2и/2), второй делитель частоты на два и элемент И, выход которого подключен к входу формирователя сигналакоррекции, а к второму входу элемента И подключен выход делителя частоты и/2, к установочному входу второго делителя частоты на два подклю -чен выход форьирователя нулевыхпересечений, а к счетному входу делителя частоты на и/2 подключен дополнительный выход блока ФАПЧ.На Фиг. 1 представлена структурная электрическая схема устройства синхронизации, на фиг. 2 - временные диаграммы, поясняющие его работу.Устройство синхронизации содержит формирователь 1 нулевых пересечений, делитель 2 частоты на два, блок 3 ФАПЧ, формирователь 4 синхросигнала,делитель 5 частоты на 11/2, второйделитель 6 частоть 1 на два, элементИ 7, Формирователь 8 сигнала коррекции, блок 3 ФАПЧ содержит делитель9 частоты на два Фазовый детектор 10,генератор 11, управляемый напряжением, фильтр 12Устройство синхронизации работаетследующим образом.Фаэоманипулированный сигнал (фиг, 23) поступает на вход формирователя 1 нулевых пересечений, выходные импульсы которого (фиг. 2 Ы воздействуют на счетный вход первого делителя 2 частоты на два и установочные входы делителя 5 частоты на О/2, и второго делителя 6 частоты на два. На счетный вход делителя 5 частоты на два йоступает с дополнительного выхода блока 3 ФАПЧ сигнал частотной в о раз превышающий частоту импульсов, синхронизации. Сигналы делителя 5 частоты на /2 (фиг, 2 г) и второго делителя 6 частоты на два (фиг. 2 д) объединяются элементом И 7, Полджительный период на выходе элемента И 7, вызывающий появление в формирователе 8 сигнала коррекции (фиг. З) возникает при величине паузы между смежными импульсами Формирователя 1 нулевых пересечений не менее 0,75/Ф (где У - среднее значение частоты следования информационных посылок). Поскольку это условие выполняется для сигналов, соответствующих двоичному нулю", и не выполняется для двоичных "единиц", импульсы коррекции появляются лищь при поступле, нии на вход устройства "нулевых" сигналов.При принятом в блоке коррекции фазы способе детектирования сигнала ("логическое" детектирование) двоичным нулем считается сигнал, интервал меж-; ду смежными точками пересечения которого с нулевой линией при отсутствии искажений равен точно 1/1 За двоичную "единицу" принимаются два примыкающих друг к другу интервала, каждый из. которых равен при отсутствии искажений 0,5/ 1 . При наличии временных искажений за порог различия "нуля" от "единицы" принимается уровень 0,75/1 , как одинаково удаленный от средних длительностей "нулей" и "единиц".В результате воздействия импульсов коррекции на установочный вход первого делителя 2 частоть 1 на два, каждый неискаженный "нуль" устанавливает фиксированную Фазу делителя, устраняя таким обарзом "скачки" фазы,25 возникающие в результате воздействия помех на делитель.Каждая информационная "единица" вызывает появление двух сигналов нулевых пересечений на выходе Формирователя 1 нулевых пересечений, разделенных интервалами 0,5/Г так, что цель коррекции в этом случае не срабатывает, и на .выходе первого делителя 2 частоты на два образуется один период частоты Р. При информаци онном "нуле" сброс в исходное состояние названного делителя происходит по сигналу коррекции. Таким образом, на вход блока ФАПЧ поступают сигналы с частотой У и фиксированной фазой 40 положительных перепадов вне зависимости от вида входной информации.При воздействии помех (фиг. 2 д) формирователь 1 нулевых пересечений выдает импульсы, как при пересечении 45 информационным сигналом нулевой линии, так и в момент появления импульсной помехи (фиг. 2 Ь). Импульсы, порожденные помехами (импульсы 13-15,Фиг. 2 ь), осуществляют дополнительные сбросы делителя 5 частоты на и/2 и второго делителя 6 частоты на два в "нуль" (фиг. 2 г, ь. ) и вызывают появление лишних перепадов в выходном напряжении первого делителя 2 частоты на два (импульсы 16-18 фиг, 2 а). Сигналы, сформированные из положительных перепадов (импульсы 19- 21 фиг. 2 В), диаграмма не формируется в устройстве и приведена с целью пояснить по какому из Фронтов первого делителя 2 частоты на два производится подстройка по Фазе), воздействуют на блок ФАПЧ как помехи, ксторые приведут только к отклонению фазы выходного сигнала блока ФАПЧ (Фиг. 2 и) от начальной, но не изменят числа синхроимпульсов с выхода Формирователя 4 синхросигнала (фиг. 2). Последнее объясняется тем, что сигнал коррекции от первого же не пораженного информационного "нуля"(фиг, 2 е) поступает на установочный вход первого делителя 2 частоты на два и устанавливает (или подтверждает) правильное значение его Фазы по отношению к фазе информационных символов.Цепь коррекции вырабатывает сигнал коррекции строго по истечении 0,75 периода средней частоты следования и не зависит от дрейфа. параметров элементов его составляющих и изменения средней частоты следования информации. Точность поддержания порога различейия определяется соотношением- " .100 тГ 6 Предлагаемое устройство синхронизации характеризуется однозначностью начальной Фазы синхросигнала после вхождения устройства в синхрониэм, неизменностью числа синхросигналов между кодами групповой синхронизации, а так же исключением потерь информации, обусловленных спонтанными скачками Фазы в процессе приема сигнала, 11073141107314 нд Ф0 Составитель Г. ЛерантовичТехред А. Бабинец Корректор М.Шароши едактор Е. Лушнико ПодписноеССР акаэ 5778/44., д. 4/5 л. Проектная, 4 Уж од Тираж ВНИИПИ Государств по делам изобре 13035, Москва, Ж