Устройство для вычисления элементарных функций

2 Авто хов, А,И.Стасюк и ф обретения иевский орде Ч 1) Заявитель Трудового Красного Знаменинеров гражданской авиации тит 5) УСТРОЙСТВО ДЛЯ ВЬИИСЛЕНИЯ ЭЛЕИЕНТАРФУНКЦИЙ Изобретение относится к вычислительной технике и может быть применено в качестве спецпроцессора в комплексе с цифровой вычислительной ма- шиной или в специализированных вычислительных устройствах для оперативной реализации вычислительного процесса, например в системах автоматического управления динамическими объектами.Известно устройство, содержащее генератор тактовых импульсов, элемент запрета, Делитель частоты аргумента, счетчик аргумента, делитель частоты участков аппроксимации, счетчик результата, делители частоты, ;блок вычитания и .масштабирующий блок,причем управляющий и информационный входы регистра подключены соответственно к выходу делителя частоты участков аппроксимации и вы-ходу счетчика участков аппроксимации, а управляющие входы первого и второго делителей частоты подключены соответственно к выходу регистра и выходу счетчика участков аппроксимации 1 1.Недостатком известного устройства является относительно низкая точност из-за необходимости реализации кусочно-линейной аппроксимации воспроизводимой функции, ограниченные функ циональные воэможности и относительно низкое быстродействие, определяе- мое последовательной организацией вычислительного процесса. Наиболее близким к изобретениюпо технической сущности является уст .ройство, содержащее два сумматора,два блока деления, пять блоков умножения и блок сведения баланса, первый вход первого сумматора соединен 20 с выходом первого блока умножения,второй вход первого сумматора соединен с выходом второго блока умножения, первый вход которого соединен с выходом блока деления Г 2 39990Недостатком известного устройства являются ограниченные функциональные,возможности, относительно низкое быстродействие, а также относительная сложность, определяемая наличием блока сведенил баланса и сложностью упоавленил вычислительным процессом.Цель изобретения - повышение быстродействия, 1 ОПоставленная цель достигается тем, что в устройст во для вычисления элементарных функций, содержащее блок деления, два блока умножения и сум-, .матор, первый вход которого соединен 1 с выходом первого блока умножения, второй вход сумматора соединен с выходом второго блока умножения, первый вход которого соединен с выходом блока деления, дополнитель- зо но введены пять регистров, регистр сдвига, два коммутатора, элемент И, вычитатель и блок извлечения корня, вход которого соединен с выходом первого регистра, вход загиси кото рого соединен с выходом блока извлечения корня, первым информационным входом первого коммутатора и первым входом первого блока умножения, второй вход которого соединен с выходом Зе второго регистра, вход записи которого соединен с выходом первого бло-, ка умножения и первым входом вычитателя, второй вход которого соединен с выходом второго блока умножения и входом записи третьего регистра, выход которого соединен со.вторым входой второго блока умножения, выход сумматора соединен с входом записи четвертого регистра, выход которого соединен с вторым информаци- . онным входом первого 3(оммутатора и первым информационным входом второго коммутатора, второй информационный вход которого соединен с выходом пятого регистра и третьим информационным входом первого коммутатора, выход которого соединен с первым входом блока деления, второй вход которого соединен с выходом второго коммутатора, выход вычитателя соединен с входом записи пятого регистра, вход тактовых импульсов устройства соединен с тактовыми входами первого регистра и регистра сдвига и первым входом элемента И, второйвход которого соединен с выходом регистра сдвига, выход элемента И соединен с тактовыми входами второго 46 4и третьего регистров, входы разрешения записи четвертого и пятого регистров соединены с входом разрешения установки устройства, вход задания режима которого соединен с управляющими входами первого и второго коммутаторов, установочные входы регистров соединены .с входом ввода аргумента устройства.На чертеже представлена блок-схема устройства.Устройство для вычисления элементарных функций содержит блок 1 извлечения корня, блок 2 деления, блоки 3 умножения, регистры 4 ,вход 5 тактовых импульсов, регистр 6 сдвига, сумматор 7, вычитатель 8, коммутаторы 9 и 10, выходы 11-13 устройст ва, элемент И 14.блок 1 извлечения корня конструктивно содержит (и) группу после- довательно соединенных одноразрядных сумматоров по ( 2+з)в каждом (1 = 1,2п), (и)группы из . сумматоров по модулю два в каждой 1-й группе, (и) инвертор, элемент ИЛИ и генератор единиц, причем выход каждого (1+1)-го одноразрядного сумматора (1 = 1,2,2+1) 1-й группы соединен с первым входом 1-го одноразрядного сумматора (1+1)-й группы, второй вход первого одноразрядного сумматора соединен с выходом переноса первого одноразрядного сумматора 1-группы, входом (1+1)-го разряда выхода блока, первым входом К-го (К = 1,21)сумматора по модулю два 1-й группы, подключенного своим. выходом ко второму входу (К+1)-го одноразрядного сумматора (1+1)-й группы и второму входу (К+1) -го одноразрядного сумматора (1 +1) -Й группы и второму входу (К+1 1-го .сумматора по модулю два всех групп, начиная с (с +1)-й, выходы первого и второго разрядов входа блока соотвественно с первыми входами первого и второго одноразрлдных сумматоров первой группы и входами элемента ИЛИ, подключенного своим выходом ко входу старшего разряда выходной шины, второму входу первого сумматора по модулю два всех групп. и входу первого инвертора:, выход которого соединен с вторым входом первого одноразрядного сумматора первой группы, 2 1 +1)-й и (2- 1 + +11-Й разряды входа блока подключенысоответственно к третьему входу од-,+ С 1 б 9990 норазрядного сумматора младшего разряда 1 -Й Группы, входу (1 +1) -ГО инвертора, подключенного к первому входу предпоследнего одноразрядного сумматора ( +1) -й группы, и вто- % рому входу одноразрядного сумматора младшего разряда 1-й группы, первый инверсный вход которого соединен с йулевой шиной устройства, а выход генератора единиц подключен ко 1 в второму входу второго одноразрядно. го сумматора первой группы. Блок 2 деления содержит й групп последова.тельно соединенных одноразрядных сумматоров по .(п +1) в каждой и п групп из и сумматоров по модулю два, при- чем выход каждого+1) -го одноразрядного сумматора (1,2, и +1) 1-й группы (,1 = 1,2п)соединен с первым входом ) -го одноразрядного 2 в сумматора (1 +1)-й группы, второй вход первого одноразрядного сумматора 1-й группы соединен с выходом переноса пеового одноразрядного сумматора О -1)-й группы, первым фф входом каждого К-го (К=1,2. 1 ъ) сумматора по модулю два 1 -й группы, подключенного своим выходом ко второму входу (К+1)-го одноразрядного сумматора 1-й группы, третьему входущ одноразрядного сумматора младшего разряда 1-й группы и входу 1-го разряда выхода блока, вторые входыК-го сумматора по модулю два каждой 1"й группы объединены и. подключеныЗй к выходу К-го разряда первого входа блока, первый вход )-го одноразрядного сумматора первой группы и второй вход одноразрядного сумматора младшего разряда .(1+1)-й группы40 подключены соответственно к выходу -го разряда и (и+1+1)-го разряда второго входа блока, а второй вход первого одноразрядного сумматора первой группы, первые .входы всех сум 4 маторов по модулю два первой группы и третий вход одноразрядного сумма" тора младшего разряда первой группы подключены к входу единичного сигнала.. Работу устройства, реализующего вычисление зависимостейх -х,.х -х6"+6 ) О-хх(в частном случае при а=е вычисл гиперболических функций зЬх, спх 46 4зесЬХ, созесИХ, сЬХ, сйЬХ);пояснимна конкретном примере.Представим выражение у = а + а"в разрядной форме, полагая, что апринимает произвольные значения и-1 ( х 4 1, В результате преобразований получим У С( 1 - - О О р(1 где а = 1, х- - значение 1-го раз(о) ,ряда аргумента х.Работа устройства происходит следующим образом.В исходном состоянии первый вход- первого коммутатора 9 и второй вход второго коммутатора 10 соединены соответственно с выходами коммутаторов, в первый регистр 4 записано значение а, во второй 42, четвертый 44 и пя". тый 4 регистры записано значение единицы, а в сдвиговый регистр 6 записано значение Х. В устройстве проясходит переходной процесс, после окончания которого на выходе блока извлече- ф ния корня 1 образуется значение 6, на блоке 2 деления образуется значение 1/1 б , а на выходах блоков 3 умножения, сумматора 7 и вычитателя 8 по выражению (1) образуются значения соответственно %,1(Я, М"=%+1% и У =Га-фб,1 при а = В.можно считывать.со сдвигом на один разряд в сторонустарших разрядов значения гиперболического секанса веса х. При подаче на управляющий вход пятого регистра 4 у сигнала записи, на управляющий вход второго коммутатора 10 и второй управляющий вход первого коммутатора 9 единичных сигналов, бла- годаря которым к их выходам подключаются первый и третий входы, соответственно, и после записи в третий регистр 4 единицы, на втором выходе устройства 12 образуется зна 1чение или при аФ,значениегиперболического косеканса совестях, который можно считывать со сдвигом .на один разряд в сторону старших разрядов. Аналогично при подаче на управляющие входы третьего 4 и пятого регистров 4 сигнала записи и на99904 первый управляющий вход первого коммутатора 9 единичного сигнала на выоХ о-Х ходе 52 образуется значениеХ в Х5 а при подаче на второй управляющий ,вход первого коммутатора 9 и управляющий вход второго коммутатора 10 . единичных сигналов, на выходе 12( 1+образуется значение. В част,х,-х,ном случае, когда а = 3, на втором управляющем выходе 12 образуются .значения гиперболических тангенса и,.И йИх я котангенса ст,пх, соответственно. В предлагаемом устройстве существенно увеличено быстродействие, в отличие,от известного. В предлагаемом устройстве за (и) такт вычисляется 255 значения двух Функций а" + а-",а"- а " и еще эа один такт - любая из четырех Фукцийа -а" оХ -Х Х -Х При этом такт в предлагаемом устройстве равен времени переходного процесса в схеме устройства и практически составляет единицы микросекунд, Зв В предлагаемом устройство также существенно упрощено управление вычислительным процессом, которое сводится только к подаче (и)-го импульса на вход устройства. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 732837, кл, С 06 Г 1/02, 1980.Я2. Смолов В,Б. Функциональные преобоа эо ват ели инфоома ци и, Л., Э не ргоиздат", 1981, с. 176, рис.5-4 (прототип) . формула изобретения Устройство для вычисления элементарных Функций, содержащее блок деления, два блока умножения и сумматор, первый вход которого соединен с выходом первого блока умножения, второй вход сумматора соединен с выходом второго блока умножения, первый вход которого соединен с выходом блока деления, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в него введены пять регистров, регистр сдвига, два коммутатора, элемент И, вычитатель и блок извлечения корня, вход которого соединен с выходом первого регистра,вход записи которого соединен с выходом блока извлечения корня, первым информационным входом первого коммутатора и первым входом первого блока умножения, второй вход которого соединен с выходом второго регистра, вход записи которого соединен с выходом первого блока умножения и первым входом вычитателя, вто.рой вход которого соединен с выходом второго блока умножения и входом Записи третьего регистра, выход кото:рого соединен со вторын входом второго блока умножения, выход сумматора соединен с входом записи четвертого регистра, выход которого соединен с вторым информационным входом первого коммутатора и первым информационным входом второго коммутатора, второй информационный вход которого соединен с выходом пятого регистра и третьим информационным входом первого коммутатора, выход которого соединен с первым входом блока деления, второй вход которого соединен с выходом второго коммутатора, выход вычитателя соединен с входом записи пятого регистра, вход тактовых импульсов устройства соединен с тактовыми входами первого регистра и регистра сдвига и первым входом элемента И, второй вход которого соединен с выходом регистра сдвига, выход элемента И соединен с тактовыми входами второго и третьего регистров, входы разрешения записи четвертого и пятого регистров соединены с входом разрешения установки устройства, вход задания режима которого соединен с управляющими входами первого и второго коммутаторов, установочные входы регистров соединены с входом ввода аргументаустройства.9990 чб Составитель А.ЗорийРедактор Т.Киселева Техред Е.Харитончик Корректор О.Билакфилиал ППП "Патент", г. Ужгород, ул. Проектная,Заказ 1157/72 ВНИИПИ Государс по делам 113035, Москва, ираж 704венногозобретенЖ, Ра Подписное омитета СССР й и открытий шская наб., д. 4/5