Устройство автоматического контроля электронных систем

Союз СоветскинСоциалистическинРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 ц 98002(5М. Кл. 501 В 31/28 3 Ъеударстеанай нвмнтет СССР не делам нзвбретеннй н открытнй(54) УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ ЭЛЕКТРОННЫХ СИСТЕМ1Изобретение относится к автоматичес-. кому контролю и может быть использовано при контроле электронных систем различного назначения.Известно устройство для контроля и5 диагностики, содержащее ЭВМ, источники стимулирующих воздействий, измерители реакций объекта контроля, коммутатор, соединенные через контроллер линиями связи с ЭВМ11 .Недостатком данного устройства является значительное время реакции вследствие большого объема логической обработки в ЭВМ и отсутствие средств повышения достоверности контроля. 15Наиболее близким к предлагаемому является устройство, содержащее ЭВМ, контроллер, преобразователь в код реакций объекта контроля, источники стимулирующих воздействий и коммутатор, со единенные с ЭВМ2.Недостатками известного устройства являются большое время контроля из-ва большого объема логической обработки 2информации в ЭВМ, низкая достоверностьконтроля из-за отсутствия диагностикинеисправности при разовых сбоях и низкийдискрет поиска неисправностей,Цель изобретения - повышение достоверности и быстродействия контроля,Поставленная цель достигается тем,что в устройство, содержащее ЭВМ, соединенную через контроллер с управляющим входом коммутатора, входы коммутатора соединены с источником стимулирующих сигналов, а выходы - с входамиобъекта контроля, введены три шифратора,шесть регистров памяти, пять элементовэквивалентности, дешифратор, четырнадцать элементов ИЛИ, причем входы первого шифратора соединены с выходами коммутатора, а выход - с магистральнымишинами контроллера, входы второго и третьего шифраторов соединены между собойи с выходами объекта контроля, а выходысоединены соответственно с входами пятого и шестого регистров памяти, входыпервого, второго, третьего и четвертого3 98002 регистров памяти соединены с магистральными и соответствующими адресными шинами контроллера, выходы первого и второго. регистров памяти соединны с соответствующими входами первого элемента эквивалентности, выходы третьего и пятого регистров памяти соединены с соответствующими входами второго элемента эквивалентности, выходы четвертого и пятого регистров памяти соединены 1 О , с соответствующими входами третьего элемента эквивалентности, выходы третьего и шестого регистров памяти соединеныс соответствующими входами четвертого элемента эквивалентности, выходы чет вертого и шестого регистров памяти соединены с соответствующими входами пятого элемента эквивалентности, выходы первого, второго, третьего, четвертого и пятого элементов эквивалентности соеди нены соответственно с пятью входами дешифратора, начиная с младщего разряда, выходы дешифратор с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, с двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ИЛИ соответственно, выходы дешифратора с первого по четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соединены с входами пятого элемента ИЛИ, а его выход соединен с входом прерывания ЭВМ, выходы дешифратора нулевой, пятый, шестой, девятый, десятый, пятнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора с первого по пятнадцатый и выходы второго, третьего фО и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ, выходы дешифратора с первого по третий, седьмой, одиннадцатый соединены с входамивосьмого элемента ИЛИ, выходы дешифратора четвертый, восьмой, с двенадцатогопо четырнадцатый соединены с входамидевятого элемента ИЛИ, выходы дешифратора, первый, четвертый, пятый и выход третьего элемента ИЛИ соединены с вхо- ф дами десятого элемента ИЛИ, выходы дешифратора нулевой шестой, девятый, пятнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифратора второй, восьмой, десятый и выходвторого элемента ИЛИ соединены с входамк двенадцатого элемента ИЛИ, выходы дешифратора нулевой, пятый, шестой, де 7 фвятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешифратора с пятого по седьмой, с девятого по одиннадцатый, с тринадцатого по пятнадцатый соединены с входами четырнадцатого элемента ИЛИ, выходы логических элементов ИЛИ первого, четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены к выходным шинам устройства.На чертеже представлена схема устройства.Устройство содержит коммутатор 1, управляемый от ЭВМ 2, шифраторы 3-5, контроллер 6, магистральные шины 7, регистр 8 памяти кода воздействия, регистр 9 памяти контрольного кода воздействия, регистр 10 памяти эталонной реакции объекта контроля на код воздействия, выдаваемый ЭВМ; регистр 11 памяти эталонной реакции объекта контроля на контрольный код воздействия, выданного на объект контроля (ОК), регистр 12 памяти реакции объекта контроля; регистр 13 памяти реакции объекта контроля; логические элементы 14-18 эквивалентности; дешифратор 19 с выходными шинами 20 - 51, логические элементы ИЛИ 52- 55 с выходами 56 - 59 и логические элементы ИЛИ 60 - 69.Входами устройства являются входы шифраторов 4 и 5, Выходами устройства являются выходы коммутатора 1 и выходы логических элементов ИЛИ 52 - 55, 60 - 69 и выход 20 дешифратора 19, соединенные с выходными шинами устройства.Устройство работает следующим образом.ЭВМ 2 содержит в своей памяти последовательность выдачи воздействий на объект контроля и его логическую модель которая обеспечивает возможность формирования эталонной реакции объекта контроля при выдаче на него воздействия. ЭВМ 2 через контроллер 6 выдает код стимулирующего воздействия на коммутатор 1 и в регистр 8. Стимулирующее воздействие с выхода коммутатора 1 поступает на объект контроля и на вход шифратора 3, с выхода которого контрольный код стимулирующего воздействия, выданного на объект контроля, поступает на вход . регистра 9 и через контроллер 6 на ЭВМ 2. С выходов регистров 8 и 9 кодовые сообщения поступают на входы элемента 14 эквивалентности,5 980027 . 4При совпадении кодов на входах эле- ти соединены со входами дешифратора ЫФмента 14 эквивалентности на его выходе причем элемент 18 эквивалетности сопоявляется сигнал логической единицы, единен с входом младшего разряда, элечто свидетельствует о соответствии вы- мент 17 - с входом второго разряда иданного на объект контроля воздействия 3 т. д элемент 14 - с входом старщегозаданному от ЭВМ 2. разряда, Выходы 2051 дешифратораПосле выдачи воздействия на объект 19 являются соответственно выходамиконтроля ЭВМ 2 формирует кодовое сооб 31 и соединены с входами элеменшение, соответствующее эталонному со- тов ИЛИ 52 - 55, 60 -69 по принципустоянию объекта контроля при условии 1 О аналогичности заключений о состояниивыдачи на него запланированного воздей- соответствующих элементов устройстваствия, и выдает его через контроллер 6 автоматического контроля и объекта контна регистр 10, Если коды на входах эле- Роля следующим образом; элемент ИЛИмента 14 эквивалентности не совпадают, 52 - ОК в состоянии Не норма; элето ЭВМ 2 формирует дополнительно кодо.-1 З мент ИЛИ 55 - устройство контроля ввое сообщение, соответствующее эталонно- состоянии "Норма"; элемент ИЛИ 60 - ОК,му состоянию объекта контроля при условии в состоянии "Норма; элемент ИЛИ 61выдачи на него воздействия, соответствуь ОК, коммутатор 1, шифратор 3 в состоящего контрольному коду, зарегистрирован- нии "Неопределенность"; элемент 62 ИЛИному шифратором 3, и выдает его через ф устройство контроля в состоянии "Не норконтроллер 6 на регистр 11, При совпа- ма; элемент 63 ИЛИ - коммутатор 1 вдении кодов на входах элемента 14 экви- состоянии"Не норма; элемент 64 ИЛИвалентности кодовое сообщение в регист-шифратор 3 в состоянии "Не нормаф;ре 11 не выдается. элемент 65 ИЛИ - шифратор 4 в состояРеакция обьекта контроля на выданное ф нии "Не норма; элемент 66 ИЛИ - шифвоздействие воспринимается двумя шифра- ритор 4 в состоянии Неопределенность";горами 4 и 5, С их выходов кодовые элемент 67 ИЛИ - шифратор 5 в состоясообшения поступают на входы регистров нии "Не норма"; элемент 68 ИЛИ - шиф 12 и 13. С выхода регистра 10 код ратор 5 в состоянии "Неопределенность;поступает на входы элементов 15 и 17 Зй элемент 69 ИЛИ - элементы 14-18эквивалентности. С выхода регистра 11 эквивалентности в состоянии,"НЕ норма"код поступает на входы элементов 16 и выход 20 дешифратора 19 - элементы .18 эквивалентности. На вторые входы 14 - 18 эквивалентности в состоянииэлементов 15 и 16 эквивалентности по- "Неопределенность".ступает код от регистров 12, а на вто- урые входы элементов 17 и 18 эквива- Заключение Неопределенность обозналентности - от Реги тра 13 Совпадение аетф что имеющщфщ Я средствами местокодов на входах элементов 15 и 17 экви- неиспРавности определить невозможно, авалентности свидетельствует о том, что существует список элементов устройствареакция объекта контроля, принятая ши- щ контРоля с. возможной неисправностью.фраторами 4 и 5, соответствует эталон- СЬнако такое заключение может быть лишьному состоянию объекта контроля при вы- в случаях возникновения неисправности вдаче запланированного воздейств . С двух-трех местах одновременно, поэтомудение кодов на входах элемен 16, вероятность заключения не превышает,тов и 10 О, О. Отсутствие какого ндибольс ует озаключения может быть толькО в случаеекта контролястимулирующему воздейозде ствию, зарегисэнеисправности всех логических элементоврированному шифратором 3,устройства контроля.С выхода элемента ИЛИ 60 сигналческих элементов 14 - 18 экви алеподается на вход прерывания ЭВМ 2. Прии позволяет сделать заключение о состоянии Норма Не сигнала ОфК норма ЭВМ 2 получает чеорма, е норма, Неопределенность" каждого элемента систе и Рез систему прерывания уведомления обобьекта контроля.успешном завершении контроля состоянияИобъекта контроля по данному стимулируюПоскольку каждый элемент 14- 18 шему воздействию и формирует выдачуэквивалентности имеет на выходе два ло- следующих воздействий.гических состояния, то всего имеется 25Введение дополнительного эталонногорешений. Выходы элементов эквивалентиос- состояния объекта контроля ОК в регистр11 и анализ состояния всех. элементов эквивалентности позволяет значительно повысить достоверность принимаемого решения обисправном (неисправном) состоянии объекта контроля или устройства 5 контроля.Аппаратная реализация предлагаемого изобретения позволяет существенно повысить быстродействие устройства автоматичесхого контроля за счет уменьшения обьема логической обработки в ЭВМ. Это позволяет уменьшить требуемые от ЭВМ ресурсы, что дает возможность использовать в такой системе малые и микро- ЭВМ. Введение сигнала "ОК норма" на вход прерывания ЭВМ обеспечивает контроль в темпе работы объекта хонтроля. формула изобретенияУстройство автоматического контроля электронных систем, содеркашее ЭВМ, соединенную через контроллер с управляющим входом коммутатора, входы коммутатора соединены с источником стимулируюших сигналов, а выходы - с входами обьекта контроля, о т л и ч а ю ш е е с я тем, что, с целью повышения достоверности и быстродействия контроля, в него введены три шифратора, шесть регистров памяти, пять элементов эквивалентности, дешифратор, четырнадцать элементов ИЛИ, причем входы первого шифратора соединены с выходами коммутатора, а выход - с магистральными шинами контроллера, вхо 35 ды вторго и третьего шифраторов соединены между собой и е выходами объекта контроля а выходы соединены соответственно с входами пятого и шестого регист 4 О ров памяти, входы первого, второго, третьего и четвертого регистров памяти соединены с магистральными и соответствующими адресными шинами контроллера, выходы первого и второго регистров па 45 мяти соединены с соответствующими входами первого элемента эквивалентности, выходы, третьего и пятого регистров паМяти соединены с соответствуюшими входами второго элемента эквивалентности, выходы четвертого и пятого регистров 5 О памяти соединены с соответствующими входами третьего элемента эквивалентности, выходы третьего и шестого регистров памяти соединены с соответствуюшими входами четвертого элемента эхвивалент ности, выходы четвертого и шестого регистров памяти соединены с соответствующими входами пятого элемента эквивалентности, выходы первого, второго, третьего,четвертого и пятого элементов эквивалентности соединены соответственно с пятьювходами дешифратора, начиная с младшегоразряда, выходы дешифратора с тридцатьпервого по двадцать восьмой, с двадцатьседьмого по двадцать четвертый, а двадцать третьего по двадцатый, с девятнадцатого по шестнадцатый соединены с четырьмя входами первого, второго, третьего и четвертого элементов ИЛИ соответственно, выходы дешифратора с первогопо четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходыпервого, второго и третьего элементовИЛИ соединены входами пятого элемента ИЛИ, а его выход соединен с входомпрерывании ЭВМ, выходы дешифраторанулевой, пятый, шестой, девятый, десятый,пятнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора спервого по пятнадцатый и выходы второго,третьего и четвертого элементов ИЛИсоединены с входами седьмого элементаИЛИ, выходы дешифратора с первого потретий, седьмой одиннадцатый соединены.с входами восьмого элемента ИЛИ, выходы дешифратора четвертый, восьмой, сдвенадцатого по четырнадцатый соединеныс входами девятого элемента ИЛИ, выходы дешифратора первый, четвертый, пятый и выход третьего; элемента ИЛИсоединены с входами десятого элементаИЛИ, выходы дешифратора нулевой, шестой, девятый, пятнадцатый соединены свходами одиннадцатого элемента ИЛИ,выходы дешифратора второй, восьмой, де-сятый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой,пятый, шестой, девятый, пятнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешифратора с пятогопо седьмой, с девятого по одиннадцатый,с тринадцатого по пятнадцатый соединеныс входами четырнадцатого элемента ИЛИ,выходы логических элементов ИЛИ первого, четвертого, с пятого по четырнадцатый и нулевой выход дешифратора подключены к выходным шинам устройства.Источники информации,принятые во внимание при экспергизе1. Комплехс технических средствМАСВТ-М.ТУ 25,01.698.72.2. Клисторин И, ф., Подзин А. Е,Принцип построения систем контроля идиагностирования цифровой электроннойаппаратуры. - "Приборы и системы управления, 1978, % 2.