Устройство для обработки цифровых данных

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(51)М, Кл. С 06 Р 15/06 1 веударетеаавк кеммтвт СССР пе делам изабрвтекий и открытий(71) Заявитель БИБЛИОТЕКА 54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ЦИФРОВЫХ ДАННЫХ го Изобретение относится к вычислительной технике и может быть использовано. в системах обработки цифровых данных, работающих в реальном масштабе времени или при отладке программ задач, возложенных на такие системы.Известно устройство для обработки цифровых данных, которое содержит блок оперативной памяти, блок постоянной памяти, регистр адреса, регистр команд, дешифратор команд, рабочие регистры и логику процессора 11 1.Однако это устройство не позволяет оперативно менять программы задач, хранящихся в блоке постоянной памяти. Необходимость в изменении программ возникает при их отладке или отработке (моделировании) новых задач, возложенных на системы обработки цифровых данных.Наиболее близким по технической сущности к изобретению является устройство, содержащее генератор тактовых импульсов, выходы которого под 2ключены к первым входам блока микропрограммного управления и управляющему входу блока отладочной памяти, первые выходы которого соединены с выходами устройства, второй и третий - с управляющими входами блоков опера .ивной и постоянной памяти, адресные входы которых подключены к выходам регистра адреса и входам блока отладочной памяти, а выходы - к кодовым шинам блоков памяти, соединенным с входами регистра команд и через блок вентилей к выходам блока отладочной памяти, управляющий вход которого подключен к четвертому входу блока микропрограммного управления, выходы разрядов регистра команд, определяющих операционную часть команды, - к вторым входам блока микропрограммного управления, а выходы разрядов, определяющих адресную часть команды, - к входам регистра адреса,В известном устройстве одна часть команды хранится в блоке постояннойО фдержки соединен с третьим выходомблока микропрограммного управленияи управляющим входом буферного регистра, первый вход коммутатора соединенс выходом буферного регистра, вход,.которого соединен с кодовыми шинамиблоков памяти, второй вход коммутатора соединен с выходом блока отладочной памяти, управляющий вход которого соединен с синхронизирующим входом первого триггера и через второйэлемент задержки с выходом генераторатактовых импульсов и синхронизирующим входом второго триггера, установочный вход которого соединен со вторым выходом блока микропрограммногоуправления, а выход - с первым входом элемента И, второй. вход которогосоединен с выходом первого триггера,выход элемента И соединен с управляющим входом коммутатора, установочный вход первого триггера соединенс вторым выходом регистра адреса,На Фиг, 1 представлена схема устройства; на. Фиг. 2 - временные диаграммы работы устройства.фУстройство содержит генератор 1тактовых импульсов, второй триггер 2,элемент 3 задержки, первый триггер 4,.блок 5 отладочной памяти, блок 6 микропрограммного управления, выходы 7устройства, блок 8 оперативной памяти, блок 9 постоянной памяти, буферный регистр 10, элемент 11 задержки,регистр 12 команд, регистр 13 адреса,кодовые шины 14 блоков памяти, коммутатор 15 и элемент И 16.Устройство работает следующим образом,Генератор 1 тактовых импульсоввырабатывает серию импульсов, распределенных во времени, которые синхронизируют работу всего устройства.Блок 6, расшифровав очередной импульс, выработанный генератором 1 наосновании кода операции, поспупающего на его вторые входы, выдает сигнална выходы 7 для соответствующего устройства - вычислителя, устройстваввода, устройства вывода.(не показаны) . Регистр 13 в общем случае можетбыть многоступенчатым и выполнятьоперации преобразователя адреса команды.Допустимчто по (х)-му тактово-,му импульсу ТИ) производится установка состояния последней ступени регист"ра адреса, Тогда через время 1необходимое на установку кода адреса. 3 96465и блоке отладочной памяти, другая,наряду с обрабатываемыми данными, - вблоке оперативной памяти. Набор команд, хранящихся в блоке оперативнойпамяти, не фиксирован, а формируетсяв процессе выполнения текущей операции.Для оперативного изменения командной информации при отладке программзадач или при отработке новых задач, 10возложеннцх на системы обработки цифровых данных, вместо блока постояннойпамяти информация считывается из блока отладочной памяти, В качестве бло-ка отладочной памяти может быть любой 15запоминающий блок с оперативной сменой информации блок оперативной памяти, блок полупостоянной памяти сэлектрической сменой информации,ит.д.3 2 1.Недостатком известного устройстваявляется то, что время выборки блокаотладочной памяти должно быть не менее времени выборки постоянной памяти, что требует применения более современных и совершенных, а значит, более дорогих блоков памяти,Цель изобретения - повышение экономической эффективности за счет обеспечения возможности йрименения отладочной памяти с низким быстродействием.30Поставленная цель достигается тем,что в устройство, содержащее генератор тактовых импульсов, соединенный спервым входом блока микропрограммногоуправления, группа выходов которогоподключена к выходам устройства, первый выход - к управляющему входу бло"ка оперативной памяти, второй выходуправляющему входу блока постояннойпамяти, адресный вход блока оперативной памяти соединен с первым выходом регистра адреса, второй .выход регистра адреса соединен с адреснымвходом блока постоянной памяти и адресным входом блока откладочной памяти, выходы блоков оперативной памя"ти и постоянной памяти соединены скодовыми шинами блоков памяти, регистркоманд, первый выход которого, определяющий код операции, соединен с вторым входом блока микропрограммногоуправления,.а второй выход - с входомрегистра адреса, дополнительно введенкоммутатор, буферный регистр, элементИ, два триггера, два элемента задерики, причем выход коммутатора соединенс входом регистра команд, управляющийвход которого через первый элемент за5 96465 производится запуск блока 5 отладочной памяти и первого триггера 4, В триггере 4 в зависимости от того, откуда должна быть считана информация, записывается "1" либо "0" . По -му ТИ блок 6 вырабатывает импульс за" пуска блока 9 постоянной памяти и устанавливает второй триггер 2 в состояние "1", При этом на первый вход элемента И 16 поступает разрешающий 1 ф сигнал и решение вопроса откуда должна быть считана информация зависит от наличия сигнала на втором входе элемента И 16. Через время, равное времени выборки блока 9, в. кодовых ц шинах 14 запоминающих блоков появляется информация и по (х+1) -му ТИ зано-, сится в буферный регистр 10, По (1+2)-му ТИ начинается выполнение ко. манды и подготовка следующего адреса команды, поэтому необходимо, чтобы к этому. моменту считанная команда уже попала в регистр 12 команд.Таким образом, максимальное время выборки блока отладочной памяти (фиг. 2) равно.ЗТБ.ото.п эал зст, к к 1мгде 6 о д и - время выборки блокаЭфотладочнои памяти;Т - время между двумя соседнимитактовыми импульсами- время установки кода Ит срегистра 12 команд;- время задержки коммутатокра 15.Таким образом, в предлагаемом устройстве время выборки отладочной па е мяти может быть значительно больше времени выборки блока постоянной памяти при сохранении реального масштаба времени системы обработки цифровых данных, за счет .чего появляется воэ з: можность отладки программ в реальном масштабе времени при применении бло". ков отладочной памяти с худшим, чем в блоке постоянной памяти, быстродействием. Мформула изобретенияУстройство для обработки цифровых .дайных, содержащее генератор тактовыхимпульсов, соединенныйс первым вхо" фдом блока микропрограммного управлениягруппа выходов которого подключена 0 6к выходам устройства, первый выходк управляющему входу блока оперативноййамяти, второй выход - к управляющемувходу блока постоянной памяти, адресный вход блока оперативной памяти сое-динен с первым выходом регистра адреса, второй выход регистра адресасоединен с адресным входом блока постоянной памяти и адресным входомблока отладочной памяти, выходы блока оперативной памяти и постояннойпамяти соединены с кодовыми шинами"вый выход которого, определяющий кодоперации, соединен с вторым входомблока микропрограммного управления,а второй выход - с входом регистраадреса, о т л и ч а ю щ е е с я тем,;что, с целью повышения экономической1 зффективности эа счет обеспечения возможности применений отладочной памяти с низким быстродействием, в неговведен коммутатор, буферный регистр,элемент И, два триггера, два элемента задержки,.причем выход коммутатора соединен с входом регистра команд,управляющий вход которого через первыйэлемент задержки соединен с третьимвыходом блока микропрограммного управ-.ления и управляющим входом буферногорегистра, первый вход коммутаторасоединен с выходом буферного регистра, вход которого соединен с кодовы-.ми шинами блоков памяти, второй входкоммутатора соединен с выходом блока отладочной памяти, управляющийвход которого соединен с синхрониэирующим входом первого триггера и через второй элемент задержки с выходом генератора тактовых импульсов исинхрониэирующим входом второго триггера, установочный вход которого соединен с вторым выходом блока микропрограммного управления, а выход " спервым входом элемента И, второй входкоторого .соединен с выходом первоготрйггера, выход элемента И соединенс управляющим входом коммутатора,установочный вход первого триггерасоединен с вторым выходом регистраадреса.Источники информации,принятые во внимание при экспертизе1. Патент США У 385936кл. 340-172;3, опублик. 19752. Авторское свидетельство СССРй 613326, кл. С 06 Р 15/06, 19761 прототип).4/5ктная,щф а, В Прое Составитель В. Щеко Техреду С.Иигунова оо Г. Безверш7632/30ИИПИ Государспо делам изоиал ПЯП "Пате Тираж 731венного комитета СССРретений и открытийЖРаушская наб,т", гУжгород, ул баковКорректор Подписное