Управляемый логический модуль

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспубликрц 962923(22) Заявлено 25.0880 (21) 3211739/18-24с присоединением заявки Нов(23) ПриоритетОпубликовано 300982, Бюллетень М 9 ЗбДата опубликования описания 300982,1) М. Кп,з С 06 Р 7/38 Государственный комитет СССР ло делам изобретений и открытий .)Г.С. Цирамуа и Л.Ш. Имнаишвили Грузинский ордена Ленина и ордена Трудового КрасногоЗнамени политехнический институт им. В.И. Ленина(54) УПРАВЛЯЕМЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ Изобретение относится к вычислительной технике и предназначено для реализации узлов и устройств цифровых вычислительных машин ме тодами интегральной технологии со средним и большим уровнями интеграЦииеИзвестен управляеьый арифметический модуль, содержащий триггер, логические элементы И, ИЛИ и. НЕ 11.Недостатком известного модуля являются ограниченные функциональные возможности, поэтому его использование для реализации нерегулярных устройств цифровой вычислительной маши 15 ны, например, устройства управления, нецелесообразно. Кроме того, вследствие применения 1 К триггеров, высока сложность модуля.Наиболее близким техническим решением к предлагаемому является управляемый арифметический модуль, содержащий первый и второй триггеры, четырнадцать элементов И, шесть эле.ментов ИЛИ, причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен с единичным входом первого триггера, а выход второго элемента И соединен с первым входом второго 3 О элемента ИЛИ, выход которого подключен к нулевому .входу первого триггера, единичный выход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ,второй вход которого подключен к выходу четвертого элемента И, первыйвход которого и первые входы пятого,шестого, седьмого и восьмого элементов И соединены, соответственно, с пер.вым, вторьм, третьим, четвертым ипятым управляющими входами управляемого арифметического модуля, шестой уп-.равляющий вход которого соединен с первыми входами первого и второго элементов И, вторые вхоы которых соединены,соответственно, с первым и вторым информационными входами управляемогоарифметического модуля, третий информационный вход которого соединен совторым входом четвертого элемента И,а второй вход второго элемента ИЛИсоединен с седьмым управлявщим входомуправляемого арифметического модуля,первый и второй выходы которого подключены, соответственно, к единичномуи нулевому выходам второго триггера,единичный вход которого соединен с выходом третьего элемента ИЛИ, а нулевойвход подключен к выходу четвертогоэлемента ИЛИ, а восьмой упранляющийвход управляемого арифметического модуля соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом девятого элемента И,первый вход которого соединен сс нулевым выходом первого триггера,а первый вход пятого элемента ИЛИ соединен с выходом пятого элемента И,второй вход которого соединен с четвертым1нформационным входом модуля, пятыйнформационный вход которого соединенсо вторыми входами шестого и восьмогоэлементов и, а шестой информационныйвход - со вторым входом седьмого 5элемента И и с первым входом десятого элемента И, а первый вход пятого элемента И связан со вторымвходом десятого элемента И, выходкоторого соединен с первым входом щ 0одиннадцатого элемента И, второй входкбторого связан с .выходом восьмогоэлемента И, а выход одиннадцатогоэлемента И - с первыми входами две, надцатого и тринадцатого элементовИ, вторые входы которых соединены,соответственно, с единичным и нулевым выходами второго триггера, а ныходы двенадцатого и тринадцатогоэлементов И связаны соответственно,с третьим входом второго элементаИЛИ и со вторым входом первого элемента ИЛИ, четнертые входы которыхподключены,к выходам, соответственно, шестого и четырнадцатого элементов И, третий вход первого элемента 35ИЛИ соединен с выходом седьмого элемента И, а первый вход четырнадцатого элемента И связан со вторым входомпятого элемента И, а второй вход -с первым входом седьмого элемента И, 40а девятый и десятый управляющие входы модуля соединены со вторыми вхо- .дами, соответственно, пятого и шестого элементов ИЛИ, третьи входы которых связаны с одиннадцатым управляющим входом модуля, а первый входшестого элемента ИЛИ подключен кпервому входу пятого элемента ИЛИ,выход которого соединен со вторымвходам третьего элемента И, а выходшестого элемента ИЛИ - со вторымвходом девятого элемента И, а выходы первого триггера связаны, соответственно , единичный - с третьимвыходом, а нулевой - с четвертым 12).Однако указанный управляемый логический модуль сложен.Цель изобретения - упрощение модуля,Поставленная цель достигаетсятем, что в управляемом логическом 60модуле содержащем первый и второйтриггеры, девять элементов И, шестьэлементов ИЛИ, причем выход первогоэлемента И соединен с первым входомпервого элемента ИЛИ, выход которого 65 соединсн с единичным входом первого триггера, выход второго элемента И соединен с первым в;.пом второго элемента ИЛИ, выход которого подклю-. чен к нулевому входу первого триггера, единичный выход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу четвертбго элемента И, первые входы четвертого пятого, шестого, седьмого и восьмого элементов И соединены .соответственно с первым, вторым, третьим, четвертым и пятым управляющими входами модуля, шестой управляющий вход которого соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с первым и вторым информационными входами модуля, третий информационный вход которого соединен с вторым входом четвертого элемента И, а второй вход второго элемента ИЛИ - с седьмым управляющим входом модуля, первый и второй выходы которого подключены соответственно к единичному и нулевому выходам второго триггера, единичный вход которого соединен с выходом третьего элемента ИЛИ, а нулевой нход подключен к выходу четвертого элемента ИЛИ, восьмой управляющий вход модуля соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом девятого элемента И, первый вход которого .соединен с нулевым выходом первого триггера, а первый вход пятого элемента ИЛИ суединен с выходом пятого элемента И, единичн, ные выходы первого и нторого триггеров соединены с. вторыми входами сог ответственно пятого, шестого элементов И, нулевые выходы первого и второго триггеров подключены к вторым входам соответственно седьмого и восьмого элементов, а выход шестого элемента И соединен с вторым входом пятого элемента ИЛИ, выход которого подключен к третьему выходу модуля, четвертый выход которого соединен с выходом шестого элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно седьмого и восьмого элементов И, а девятый, десятый и одиннадцатыйуправляющие входы модуля соединены с вторыми входами соответственно третьего и девятого элементов И и первого элемента ИЛИ.На фиг.1 представлена схема управляемого логического модуля; на фиг.2- схема управляемого регистра, состоящего из предложенных модулей.Модуль содержит первый 1 и второй 2 К 5-триггеры, девять элементов И 3-11, шесть элементов ИЛИ 12-17, три информационных 18-20 и одиннадцать15 управляющих 1-31 входов, а такяечетыре выхода 32-35, Выод первогоэлемента И 3 соединен с первым вхо-,дом первого элемента ИЭИ 12, выход которого соединен с единичнымвходом первого триггера 1, а выход 5второго элемента И 4 соединен с первым входом второго элемента ИЭИ 13,выход которого подключен к нулевомувходу первого триггера 1, Единичныйвыход первого триггера 1 соединен 1 Ос первым входом третьего элементаИ 5, выход которого соединен с первым входом третьего элемента ИЭИ 14.Второй вход третьего элемента ИЭИ14 подключен к выходу четвертогоэлемента И 6. Первый вход четвертого элемента И 6 и первые входы пятого 7, шестого 8, седьмого 9 и восьмого 10 элементов И соединены соответственно с первым 21, вторым 22,третьим 23, четвертым 24 и пятым 25управляющими входами модуля. Шестойуправляющий вход 26 модуля соединенс первыми входами первого 3 и второ-.го 4 элементов И, вторые входы которых соединены соответственно с первым 18 и вторым 19 инФормационнымивходами модуля, третий информационный вход 20 которого соединен с вторым входом четвертого элемента И 6,Втррой вход второго элемента ИЭИ 13соединен с седьмым управляющим входом 27 модуля. Первый 32 и второй 33выходы управляемого логического модуля подключены соответственно к единичному и нулевому выходам триггера З 52, единичный вход которого соединенс. выходом третьего элемента ИЭИ 14,а нулевой вход подключен . выходучетвертого элемента ИЛИ 15. Восьмойуправляющий вход 28 управляемого 40логического модуля соединен с первымвходом четвертого элемента ИЛИ 15,второй вход которого соединен с выходом девятого элемента И 11, Первыйвход девятого элемента И 11 соединен с нулевым выходом первого триггера 1. Первый вход пятого элементаИЛИ 16 соединен с выходом пятогоэлемента И 7. Единичный и нулевойвыходы первого триггера 1 и второго триггера 2 соединены с вторымивходами соответственно пятого 7, шестого 8, седьмого 9 и восьмого 10элемечтов И. Выход шестого элементаИ 8 соединен с вторым входом пятогоэлемента ИЭИ 16, выход которого подключен к третьему выходу 34 модуля.Четвертый выход 35 модуля соединенс выходом шестого элемента ИЭИ 17,первый и второй входы которого соединены с выходами соответственноседьмого 9 и восьмого 10 элементов И.Девятый 29, десятый 30 и одиннадцатый 31 управляющие входы модулясоединены с вторыми входами соответственно третьего 14 и девятого 11 И . элементов И и первого элементаИЛИ 12.На вход модуля подаются следующиесигналы:х - 1-й разряд операнда (информационный вход 20);у - 1-й разряд операнда или содержимое младшего, старшего разряда(информационные входы 18 и 19).Сигналы У 1-У 8 обеспечивают выполнение следующих операций,У 1 (вход 21) - прием операнды Хво второй триггер 2;У 2 (вход 22) - выдача содержимогопервого триггера 1 в прямом кодеУЗ (вход 23) - выдача содержимоговторого триггера 2 в прямом коде.У 4 (вход 24) - выдача содержимогопервого триггера 1 в инверсном коде;У 5 вход 25) - выдача содержимоговторого триггера 2 в инверсном коде;У 7 (вход 27) - установка первоготриггера 1 на "0",У 8 (вход 28) - установка второготриггера 2 на "ОфУП (вход 31) - установка первоготриггера 1 на "1",Кроме вышеперечисленных, применяются также управляющие сигналы У 6, У 9и У 10, коорые подаются на управляюрие входы УВх 1-УВхЗ,Управляющие входы УВх 1-УВхЗ в модуле не существуют физически, но образуются после. определенного соединенияЪуправляющих входов управляемого логического модуля соответственно 26,29 и 30.Сигналы У 6, У 9 и У 10 обеспечиваютвыполнение следующих операций.У 6 - прием операнды в первый триггер 1 уУ 9, У 10 - перепись кода из первоготриггера 1 во второй триггер 2.Пример построения и-разрядного уп-равляемого логического регистра(дляп=4), каждый разряд которого представляет собой управляемый логический модуль, представлен на Фиг.2. С помощью управляемого регистра, в зависимости от коммутации, можно реализовать 42 логических, арифметическихи специальных вычислительных функций.С помощью управляемого арифметического регистра, построенного на модуляхпрототипа, - только 39. Сложность уп-,равляемого логического модуля по квайну равна 42, сложность по квайну модуля-прототипа равна 58Таким образом, применение предлагаемого управляемого модуля в вычислительных устройствах позволит существенно их упростить. Формула изобретенияУправляеьый логический модуль,содержащий первый и второй триггерыдевять элементов И, шесть элементовИЛИ, причем выход первого элементаИ соединен с первым входом первогоэлемента ИЛИ, выход которого соединен с единичным входом первоготриггера, выход второго элемента Исоединен с первым входом второгоэлемента ИЛИ, выход которого подключен к нулевому входу первого триггера, единичный выход которого соединен с первым входом третьего элемен 40та И, выход которого соединен с первым входом третьего элемента ИЛИ,второй вход которого подключен к выходу четвертого элемента И, первыевходы четвертого, пятого, шестого, 15седьмого и восьмого элементов И соединены соответственно с первым, вторым, третьим, четвертым и пятым управляющими входами модуля, шестойуправляющий, вход которого соединен 20с первыми входами первого и: второгоэлементов И, вторые входы которыхсоединены соответственно с первыми вторым информационными входами модуля, третий информационный вход кото рого соединен с вторым входом четвертого элемента И, а второй вход второго элемента ИЛИ соединен с седьмымуправляющим входом модуля, первыйи второй выходы которого подключенысоответственно к единичному и нулевому выходам второго триггера, единичный вход которого соединен с выходом третьего элемента ИЛИ, а нулевой вход подключен к выходу четвертого элемента ИЛИ, восьмой управляющий вход модуля соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом девятого элемента И, первый вход которого соединен с нулевым выходом первого триггера, а первый вхоу пятого элемента ИЛИ соединен с выходом пятого элемента И, о т л и - ч а ю щ и й с я тем, что, с целью. упрощения, единичные выходы первого и второго триггеров соединены с вторыми входами соответственно пятого, шестого элементов И, нулевые выходы первого и второго триггеров подключены к вторым входам соответственно седьмого и восьмого элементов И, а выход шестого элемента И соединен с вторым входом пятого элемента ИЛИ, выход которого подключен к третьему выходу модуля, четвертый выход которо.-о соединен с выходом шестого элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно седьмого и восьмого элементов И, а девятый, десятый и одиннадцатый управляющие входы модуля соединены с вторыми входами соответственно третьего и девятого элементов И и первого элемента ИЛИ.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРР 265565, кл, 6 Об Р 7/БО.2. Авторское свидетельство СССРпо заявке Р 2799747/18-24,кл. 6 Об Р 7/38 прототип),Заказ 7513/68 Тираж 7 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Ра