Дискретно-аналоговая линия задержки
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 930583
Автор: Лобанов
Текст
Союз. СоввтскмкСоциалмстмческмиРеспублик АВТОРСКОМУ СВИДЕТЕЛЬСТВ ополннтел е к авт. свнд-ву(22)Заявлено Н 0 присоединением запек аударстааввыв камвтат СССР ю делам наабратснив(72) Автор изобретен В, .И, Лобан) Заявятел 54) ДИСКРЕТНО-АНАЛОГОВАЯ ЛИНИЯ ЗАДЕРЖ ится к обых сигналов иие для эапоминалов. Известна дискретно-аналоговая линия задержки, содержащая параллел но включенные запоминающие ячейки, каждая иэ которых составлена из одного ключа и запоминающего конденсатора, ключи записи и считывания соответственно на входе и выходе дискретно-аналоговой линии задержки и цепи управления, запоминающие ячейки разделены на две груп пы, одна из которых объединяет все четные, а другая - все нечетные за. поминающие ячейки, подсоединенные через соответствующие ключи записи и считывания к входу и выходу устройства, при этом вход управления ключа записи одной группы соединен с входом управления ключа считывания другой группы 1 . е 10 Изобретение относ аботке низкочастотн ожет найти применен ания и задержки сигОднако данная линия задержки имеет недостаточное быстродействие и ограниченные возможности, обусловленные отсутствием отходов линии задержки.Известна дискретно"аналоговая ли ния задержки, содержащая блок управл ния, ключи записи и считывания и запоминающие ячейки, состоящие иэ ключа и запоминающего конденсатора, блок преобразования, операционные усилители, подключенные между выходами и входами запоминающих образованных иэ двух параллельно включенных четных и нечетных запоминающих ячеек, каждая иэ которых состоит из ключа записи, сигнальный вход которого являетсл входбм ячейки, ключа считывания, выход которого является выходом ячейки, и параллельно соединенных запоминающего конденсатора и ключа, выход которых подключен к общеЮ шине, а вход - к выходу ключа записи и вхо 930583ду ключа считывания, при этом блок преобразования подключен своим сигнальным входом к источнику сигналовф; выходом - к входу первого запоминающего звена, дополнительным выходом к нулевому отводу линии задержки и управляющими входами - к дополнительным выходам блока управления, а дополнительные выходы всех операционных усилителей - к со ответствующим отводам линии задержки, управляющие входы ключей четных и нечетных запоминающих ячеек подсоединены соответственно к третьему и первому выходам блока уп равления, управляющие входы ключей записи четных и нечетных запоминающих ячеек - соответственно к четвертому и второму выходам блока управления, управляющие входы ключей считывания четных запоминающих ячеек к первому и второму выходам блока управления, управляющие входы ключей считывания и нечетных запоминающих ячеек - к третьему и четвертому вы 25 ходам блока управления 121.Однако эта линия задержки имеет сложную запоминающую ячейку и значительную нестабильность параметров при изменении внешних условий, обусловленную неидеальностью операционных усилителей и ограниченные функциональные возможности.Целью изобретения является повышение стабильности работы при изменении внешних условий и расширение функциональных возможностей.Для этой цели в дискретно-аналоговую линию задержки, содержащую устройство управления, соединенное40 выходами с входами ключа записи и ключей считывания, запоминающие конденсаторы, входы которых подключены к выходам соответствующих им ключей записи и входам ключей считывания, а выходы конденсаторов подключены к 45 общей шине, операционные усилители, выходы которых подключены к выходным клеммам, входы ключей записи соединены с входной клеммой устройства, введены операционный усилитель, клю чи восстановления, конденсаторы хранения, вход введенного операционного усилителя соединен с выходами всех клЮчей считывания, а его выход с входами всех кличей восстановле ния, выходы которых соединены с входами соответствующих им конденсаторОе хранения и входами операционных усилителей, выходы конденсаторов сое.динены с обцей шиной, входы управления ключей восстановления соединены с выходами устройства управления, причем входы всех ключей записи соединены между собой.На Фиг, 1 приведена функциональная электрическая схема дискретноаналоговой линии задержки с отводами; на фиг. 2 -.диаграммы, поясняющие работу устройства.Линия задержки (фиг.) содержитключи записи 1-1-1-п, устройствоуправления 2, запоминающие конденсаторы 3-1-3-п, ключи считывания 4-1 --4-п, операционный усилитель 5, ключи восстановления 6-1-6-п, конденсаторы хранения 7-1-7-п, операционныеусилители 8-1-.8-п; выходы которыхявляются выходами линии задержки.Вход соединен с входами ключейзаписи 1-1"1-и, выходы которых соединены с входами. конденсаторов хранения 3-1-3-и и входами ключей считывания 4"1-4-и соответственно. Выходы конденсаторов 3-1-3-и соединены с общей шиной. Выходы ключей считывания 4-1-4-и соединены между собойи подключены ко входу операционногоусилителя 5, выход которого подключен ко входам ключей восстановления 6-1-6-п, выходы которых подключены квходам ключей восстановления 6-1 --б-п, выходы которых подключены кконденсаторам хранения 7-1-7-и ивходам операционных усилителей 8-1-8-п, выходы операционных усилителей 8-1-8-и являются выходами отводов линии задержки. Входы управле-ния ключей записи, Ключей считыва;.ния, ключей восстановления соединены с выходами устройства управления 2Линия задержки работает следующим обраЗом,При поступлении импульса на входуправления ключа записи 1-1 значение сигнала Озаписывается в запоминающий конденсатор 3-1, По окончании импульса записи открываютсяключи считывания 4-1-4-4 и ключивосстановления 6-1-6-4, В результате значение сигнала Ов запишется вконденсатор хранения 7-1 и будетповторено на выходе в течение периода тактовой частоты операционнымусилителем 8-1,Во время следующего периода тактовой частоты работы линии задержки583 6держки в устройствах обработки сиг.налов с временным уплотнением.формула изобретенияДискретно-аналоговая линия задержки, содержащая устройство управпения, соединейное выходами с входами управляющих ключей записи иключей считывания,запоминающие конденсаторы, входы которых подключенык выходам соответствующих им ключейзаписи и входам ключей считывания,а выходы конденсаторов подсоединенык общей шине операционные усилителивыходы которйх подключены к выходным клеммами. входы ключей записисоединены с входной клеммой устройства, о т л и ч а ю щ а я с я тем,что, с целью повышения стабильностии расширения функциональных воэможностей, в нее введены операционныйусилитель, ключи восстановления, конденсаторы хранения, причем вход введенного операционного усиления соединен с выходами всех ключей считывания, а его выход " с входами всехключей восстановления, выходы которых соединены с входами соответствующих,им конденсаторов хранейия ивходами операционных усилителей выходы .конденсаторов соединены с общейшиной, входы управления ключей восстановления соединены с выходами уст"ройства управления, а входы всехключей записи соединены между собой.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЮ 450315, кл. Н ОЗ.Н 7/30, 05.01.7 Й.2. Авторское свидетельство СССР9 Г 665393, кл. Н 63 Н 7/30, 06.12.76(ирототип). 930 открывается ключ записи 1-2, эна 1чение сигнала записывается в запоминающий конденсатор 3-2, а последо: вательность. импульсов управления ключамисчитывания и ключами восстановления установит следующее состояние .выходов линии задержки: в конденсатор хранения 7-1 запишется значение сигнала, а в конденсатор хранения 7-2 - 0 . Во время следующего периода тактовой частоты откроется ключ записи 1-3 и ключи считывания и ключи восстановления сог"ласно временной диаграмме. В результате значение сигнала Овх бует храэниться в конденсаторе 7-1 О -вф ькконденсаторе 7-.2, ОВ - в конденсаВхторе 7-3. Во время следующего периодатактовой частоты в конденсатор хранения 7-1 запишется значение сигна4ла ОВх, в конденсатор хранения 7-2 "ЪО , в конденсатор хранения 7-3 -0 , в конденсатор хранения 7-30 , в конденсатор хранения 7-4- 25Далее линия задержки работаетаналогично,Как видно из работы линии задерж-,ки, независимо от ее длины цепь прохождения электрических сигналов со- . Звдержит 2 операционных усилителя,поэтому нестабильность выходного напряжения и-го отвода а ираза меньше, чем в известном устройстве.Операционные усилители 5, 8-1-8-и 55являются повторителями напряжения сбольшим входным сопротивлением.Следует отметить, что на выходеоперационного усилителя 5 входнойсигнал уплотнен во времени, что поэволяет использовать данную линию за.Заказ 3494/9 Тираж 954 ПодписноеВИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Н, Раушская наб д, 4/5 Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Составитель И. РадькодактоР П.Коссей Техред М,Тепер Корректор Н Ы
СмотретьЗаявка
3007150, 25.11.1980
ОРГАНИЗАЦИЯ ПЯ В-8466
ЛОБАНОВ ВИКТОР МИХАЙЛОВИЧ
МПК / Метки
МПК: H03H 7/30
Метки: дискретно-аналоговая, задержки, линия
Опубликовано: 23.05.1982
Код ссылки
<a href="https://patents.su/5-930583-diskretno-analogovaya-liniya-zaderzhki.html" target="_blank" rel="follow" title="База патентов СССР">Дискретно-аналоговая линия задержки</a>
Предыдущий патент: Параметрический усилитель
Следующий патент: Двухполюсник
Случайный патент: Устройство для компенсации активного тока замыкания на землю в электрической сети