Преобразователь декартовых координат

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сфеэ СоветскнкСоцнапнстнческниРеспублик(51)М. Кл. с присоединением заявки М -6 06 7/22 1 Ъоударетаееый комитет СССР ао делам имбретеиий и открытий(53) УДК 681. .3 (088.8) Дата опубликования описания 25,04.82) Авторыизобретения Б. Артамонов, А. Н. Жариков и енинградский ордена Ленина электротехнический институт им, В, И. Ульянова (Ленина),;.".:,),-,.(54) ПРЕОБРАЗОВАТЕЛЬ ДЕКАРТОВЫХ КООРДИН Наиболее близким к предлагаемому по технической сущности является преоб разователь декартовых координат, в котором значения прямоугольных координат задают амплитуду и фазу колебания консервативного звена, образованного двумя интеграторами и инвертором, аргумент приводится к первому квадранту, в момент времени, соответствующий приведенному аргументу, консервативное звено размыкается, и значения координат, накопленные интеграторами, записываются в аналоговый запоминающий блок 33 статс ся в известного устройства зам, что его быстродействременем развертки, сочетверти периода колее ключа вие ограниченответствующимбания. остиг зователь декащий первый инчерез первый с)ого интеграт Изобретение относится к аналоговойвйчислителъной технике.Известен преобразователь декартовыхкоординат, в котором по заданным прямоугольным координатам формируется суммарное гармоническое колебание, из которого затем в определенные моменты времени, определяемые заданным углом поворота координат, выделяются мгновенные значения, соответствующие повернутой системе координат 1,Недостаток этого преобразователя заипочается в малом быстродействии, поскольку для выделения преобразованных .координат требуется время, болыйее,чем период одного колебания.Известен также преобразователь координат, в котором преобразование осуществляется дискретными поворотами дообнуления одной из двух составляющих.В нем для убыстрения процесса преобразования предварительно определяется номер октанта, которому принадлежит аргумент 23 . ается тем, что преобрартовых координат, содержатегратор, выход которого ключ связан с входом втора, инвертор, вход которог3 9227 связан с входами первого и второго ин,теграторов соответственно через второй и третий ключи, а выход инвертора через четвертый впоч связан с входом первого интегратора, двухканальный аналоговый запоминающий блок, первый вход которого через пятый ключ соединен с входом инвертора, а второй вход через шестой ключ - с выходом инвертора, причем выходы аналогового запоминаю щего блока являются выходами преобразователя, входы начальной установки первого и второго интеграторов через .седьмой и восьмой ключи соединены с соответствующими шинами задания декартовых координат, шина задания угла поворота через масштабирующий резистор, а шина опорного напряжения через дискретный делитель напряжения соединены с первым входом компаратора, шина опорного напряжения через девятый юпоч соединена с входом третьего интегратора, вход начальной установки кьторого через десятый ключ связан с шиной нулевого потенциала, выход компаратора соединен с входом блока управления, соответствующие выходы которого соединены с управляющими входами ключей, двухканального аналогового запоминающего блока и дискретного делителя нащ)яженияэ дополш 330 тельно содержит сумматор, блок вычитания и четыре ключа, управляющие входы которых связаны с соответствующими выходами блока управления, при этом обе шины задания декартовых координат соединены с соответствующими входами35 сумматора и блока вычитания, выход сумматора через первый дополнительный ключ соединен с входом начальной установки первого интегратора, выход блока вычитания через второй дополнительный40 ключ соединен с входом начальной установки второго интегратора, выход третьего интегратора через третий дополнительный ключ соединен, с вторым входом компаратора, который через четвертый дополнительный юпоч соединен с шинойнулевого потенциала.На фиг, 1 изображена схема преобразователя декартовых координат; на фиг. 2- вариант выполнения блока управления, входящего в состав преобразователя.Иреобразователь содержит интеграторы 1-3, инвертор 4, дискретный делитель напряжения (ДДН) 5, масштабирующий резистор б,компаратор 7, двухканаль ный аналоговый запоминающий .блок 8, блок 9 управления, ключи 10-23, сумматор 24, блок 25 вычитания. Блок 9 4управления содержит генератор 26 импульсов, триггеры 27 и 28, одновибраторы 29-31, элемент И 32, реверсивный счетчик 33, дешифраторы 34 и 35, инверторы 36 и 37Сущность предложенйя заключается в использовании неявной симметрии тригонометрических функций, которая при неизменном диапазоне изменения моделируемой входной величины, представляющей собой угол поворота системы координат, позволяет уменьшить диапазон изменения моделирующего аргумента.Преобразователь работает следующим : образом.Цикл работы состоит из 5 тактов, Первый такт ( .) предназначен для выяснения, к какому из 8 октантов принадлежит входной аргумент, моделирующий угол поворота декартовой системы координат; во втором такте () устанавливаются начальные условия интеграторов 1-3; в третьем такте ( Т ) устройством вырабатываются выходные ве личины Оу и О, в четвертом 1 Г, ) и пятом ( т 5 ) тактах выходные величины 0 и Опоследовательно записываются в блок 8.Второй, четвертый и пятый такты имеют фиксированные длительности, величины которых задаются одновибраторами 29-31, Длительности первого такта зависят от величины входного аргумента, моделирующего угол поворота, и третьего - от времени непосредственно преобрасзования; началом каждого из них является конец предыдущего такта, а. окончани ем - сигнал с компаратора 7.В первом такте замыкается ипоч 23, а реверсивный счетчик ЗЗ. вырабатывает равномерно убывающий двоичный код, поступающий на трехразрядный дискретный делитель 5 напряжения. Если выходное сопротивление ДДН 5 постоянно (например, используется делитель на основе сетки Й -2%) и равно величине резистора 6, то на основе компаратора 7 образуется схема сравнения токов. В момент,.когда выходной сигнал компаратора станет равным нулю, триггер 27 переходит в нулевое. состояние, а на реверсивном счетчике 33 сохраняется номер октанта, которому принадлежит аргумент, моделируемый отношением напряжений О и 0,Во втором такте замыкается ключ 11, а также два из ключей 12, 13, 20 и 21, соответствующие установленному номеру октанта. Задний фронт Тустанавливает в единичное состояние триггер 28.5 9227В третьем такте работы - такте выработки устройством величин ОХ 1 и Оу 1 эвьжнуты ключи 10, 14, 15, 17 и 22.Выходное напряжение интегратора 1 линейно возрастает. 5И 1 89 6записывается через ключи 17 и 18, ав шестую ячейку - через ключи 16 и 19.4) Для четвертого октанта (3)где Т - постоянная времени интеграто-.1ра 1.1 ОНапряжение с выхода интегратора 1 сравнивается на компараторе 7 с напряжением - ( 0 -- 0 ), где и - номер8октанта, в котором находится входной аргумент. В момент равенства входных 15 сигналов компаратора отмечаемого.единичным сигнапом на его вЪходе,ь =Т Ь П( --- ), Единичный сигнал ком-,О 8паратора сбрасывает в ноль триггер 28, размыкая ключи 10, 14, 15 и 22, при этом интеграторы 2 и 3 превращаются в кратковременные аналоговые запоминающие устройства, хранящие величины напряжений, соответствуюших значениям кобрдинат в повернутой на уголсистеме. Соотношение постоянных времени интеграторов 1, 2 и 3 должно быть равно4 л.Т 1В зависимости от того, какому октвнту принадлежит аргумент, на интеграто- ЗО рах 2 и 3, устанавливаются различные начальные условия Нц и О, а напрян нжения ИХ 1 и 0 снимаются с различных точек:1) В первом октанте ( и = О) уст ройство работает так же, как известное устройство: в интегратор 2 записывается Ох, в интегратор 3 - О, в первую ячейку блока 8 сигнал подается через ключи 16 и 18, а во вторую - через ключи 17 и 18.2) Оля второго октанта ( и = 1) Преобразователь декартовых координат, содержащий первый интегратор, выход которого через первый ипоч связан с входом второго интегратора, инвертор, вход которого.связан с входами первого и второго интеграторов соответственно через второй и третий ключи, а иаход инвертора через четвертый ключ связан с входом первого интегратора, двухканальный аналоговый запоминающий блок, первый вход которого через пятый ключ соединен с входом инвертора, а второй 5 О вход через шестой ключ - с выходоминвертора, причем. выходы аналогового запоминающего блока являются выходами преобразователя, входы начальной установки первого и второго интеграто ров через седьмой и восьмой ключи соединены с соответствуюшими шинами задания декартовых координат, шина задания угла поворота через масштвбирутоХ =Р)СОЬ 8.,1ИЬО 1 у:Р)ВЬЮ,- (-Х)СОЕЙЯ ЖВ первую ячейку блока 8 сигнал 0 Х 1 записывается через ключи 16 и. 18, а во вторую - через ключи,-17 и 18.3) Для третьего октвнта ( 1 = 2) Ъ "Х ЗМ 1 ФЭСОЫ 1=-Х СО 8,+ЗЮ 1),Здесь в интеграторы 2 и 3 заносятсясоответственно напряжения СХ и Оц, водиннадцатую ячейку блока 8 напряжение На интеграторы 2 и 3 подаются соответственно напряженияО +О )и-фф) -0 ) В блок 8 сигнал 0 у 1 заносится черезключи 17 и 18, а 01 - через ключи 16и 19.Работа преобразователя в последующих октантвх отличается только изменением знака напряжений 01 и Ц, Так,в пятом октанте сигналы поступают вблок 8 с выхода инвертора 4 через ключ19, а процесс вычисления соответствуетслучаю первого октвнта,Аналогично шестой октант соответствует второму, седьмой - третьему, а восьмой - четвертому.Таким образом, введение сумматора24 и блока 25 вычитания с соответствующей коммутацией элементов позволилопримерно вдвое сократить время вычисления, что и определяет технико-экономический эффект от использования изобретения,формула изобретенияший резистор, а шина дпорного напряжениячерез дискретный делитель напряжениясоединены с первым входом компаратора,шина опорного напряжения через девятыйключ. соединена с входом третьегоинтегратора, вход начальной установкикоторого через десятый ключ связан сшиной нулевого потенциала, выход компаратора соединен с входом блока управления, соответствующие выходы которого соединены с управляющими входамиюпочей, двухканального аналогового запоминаивцего блока и дискретного делителя напряжения, о т л и ч а ю щ и йс я тем, что, с целью повышения быстро. действия, преобразователь дополнительносодержит сумматор, блок вычитания ичетыре ключа, управляющие входы которых связаны с соответствующими выходами блока управления, при этом обе щшины задания декартовых координат соединены с соответствующими входами сумматора и бпока вычитайия, выход сумматора через первый дополнительный ключ соединен с входом начальной установки первого интегратора, аллод блока вычитания через второй дополнитепьный ключ соединен с входом начальнойустановки второго интегратора, ааход третьего интегратора чеЬрз третий дополнительный юпоч соединен с вторым входом компаратора, который через четвертый дополнительный ключ соединен с шиной нулевого потенциала.Источники информации,принятые во внимание при экспертизе1. Авторское свидетепьство СССР% 572800, кл. Я 06 7/22, 1975.2. Патент США % 3932740,кл. Ь 06 Я 7/22, опублик, 1976.3. Авторское свидетельство СССР.Кастелевич Корректор С. Шекм Сост Терре а дактор 84/6 Зака 4/5 ииотРаушска филиал ППП фПатентф, г, Ужгород, ул, Проектная, 4 6 Тираж 732НИИПИ Государственно 1 опо делам изобретен13035, Москва, Ж 35,Подписноеета СССРкрЫтийя наб., д.