Устройство для вычисления синуса и косинуса суммы двух углов

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическиеРеспублик ш 922788(51)М. Кд. с присоединением заявки М -Я 060 7/22 Ьфударетеевай кемитет СССР ае делам взебретенвй в вткрытвй(54) УСТРОЙСТВО ДЙЯ ВЫЧИСЛЕНИЯ СИНУСА И КОСИНУСА СУММЫ ДВУХ УГЛОВО Изобретение относится к аналоговойвычислительной технике и может бытьиспользовано для поворота системы координат на плоскости.Известно устройство, которое содержит два синусно-косинусных трансформатора - датчика слагаемых, .операционныеусилители, блоки памяти 111 .Данное устройство подвержено влиянию помех и чувствительно к изменениюформы, фазы или крутизны входных сигналов, поскольку его работа основана нафиксации мгновенного значения синусоидального сигнала,Наиболее близким к предлагаемомупо технической сушности является уст ройство, содержащее двепары врашаюшихся трансформаторов, коммутаторы,сервосистемы для отработки рассогласо- .ваний, блоки коррекции и блоки запоминания 21 .Его недостаток - малое быстродействие, плохие массогабаритные характеристики, обусловленные наличием электромеханических элементов, и ограниченнаяточность, связанная с наличием моментных ошибок,Бель изобретения - повышение быстродействия и точности.Бель достигается тем, что устройство для вычисления синуса и косинусасуммы двух углов, содержашее первыйкоммутатор, соответствующие входы которого соединены с шинами синусной икосинусной составляющих первого угла ис шиной опорного напряжения, второйкоммутатор, соответствующие входы которого соединены с шинами синусной икосинусной составляющих второго угла,третий коммутатор, выходы которогосоединены с входами соответственнопервого, второго и третьего элементовпамяти, и элемент сравнения; первыйвход которого соединен с выходом третьего элемента памяти, а выход - с входом усилителя, дополнительно содержиттри интегратора, инвертор, широтно-импульсный модулятор, нуль-орган, рас3 9227 пределитель импульсов, формирователь импульсов, логический элемент эквивалентности, первый и второй двухпозиционные переключатели и первый и второй избирательные фильтры, подключенные к выходам соответственно первого и второго элементов памяти, выход первого коммутатора соединен с входом первого интегратора, выход которого через янвер.тор и непосредственно соединен с соот .ветствукицими входами первого двухпоэиционного переключателя, выход которого соединен с входом второго интегратора, выход второго коммутатора соединен с входом третьего интегратора, выход второго интегратора соединен с входом .третьего коммутатора, выход третьего интегратора соединен с вторым входом элемента сравнения, выход усилителя соединен с информационным входом широтно-импульсного модулятора, выход которого через второй двухпозиционный переключатель соединен с первым и вторым управляющими входами первого двух- позиционного переключателя, шина опорного напряжения соединена с входами синхронизации широтно-импульсного модулятора, распределителя импульсов и формирователяимпульсов, первый выход которого соединен с входом сброса первого зо интегратора и с первым входом распределителя импульсов, второй выход формирователя импульсов соединен с входом сброса второго интегратора, третий выход .формирователя импульсов соединен с35 входом сброса третьего интегратора и с вторым входом распределителя импульсов;четвертый выход формирователя импульсов соединен с третьим входом распределителя импульсов, первый, второй и третий40 выходы которого соединены с управляющими входами соответственно первого, второго и третьего коммутаторов, а четвертый выход - с первым входом логического элемента эквивалентности, выход45 третьего интегратора через нуль-орган связан с вторым входом логического элемента эквивалентности, выход которого соединен с управляющим входом второго%двухпоэиционного переключателя, а также тем, что выход первого элемента памяти соединен с дополнительным входом первого коммутатора.)На чертеже представпена схема устройства.Устройство содержит коммутатор 1, интегратор 2, инвертор 3, двухпозиционный переключатель 4, интегратор 5, коммутатор 6, элементы памяти 7 и 8, избирательные фильтры 9 и 10, элемент 11 памяти, элемент 12 сравнения, усилитель 13, широтно-импульсный модулятор (ШИМ) 14, логический элемент эквивалентности 15, коммутатор 16, интегратор 17, нуль-орган 18, формирователь 19 импульсов, распределитель 20 импульсов, двухпозиционный переключатель 21.Устройство работает следующим образом.Преобразование производится за 6 тактов в течение шести полупериодов опорного напряжения Оо ,Производится формирование двух периодических последовательностей из четырех нходных сигналов О - О 4 , полученных от синусно-косинусных датчикови опорного сигнала по закону: 1, 2, О,2 - 1, О, 1и 3, 3, 3, 4, 41 4, 31путем поочередного интегрирования текуших значений сигналов в моменты времени, соответствующие экстремумам первой гармоники несущей частоты (и минимуму квадратурной помехи, а также четных гармоник) и запоминания интегралана время между моментами интегрирования. (Знак - возле порядкового номера сигнала обозначает интегрирование последнего), Время интегрирования определяется периодом импульсных помех. Затем осуществляется формирование широтно-импульсного сигнала путем сравнения второй последовательности с опорным сигналом и периодическое интегрированиепервой последовательности синхронно сширотно-импульсным сигналом,После этого производится выборка иперезапомийание попарных произведений,содержащихся в результирующем сигнале,расположениых в периодической последоватыъности через равные интервалы времени, и выделение переменных составляконих запомненных сигналов, представляющих результат вычисления.Распределитель 20 импульсов в определенной последовательности подключаетк входам интеграторов 2 и 17 источникиопорного и перемножаемых напряженийна. время импульсов фиксирования, Указанные моменты времени соответствуютмаксимуму первОЙ гармоники несущейчастоты сигнала и минимуму квадратурной помехи. По окончании импульса на выходе интегратора 2( 17) запоминается напряжение, пропорциональное амплитуде первой гармоники входного сигнала, свободное от помех, так как интеграл от квадратуры высших четных гармоник и импульсных помех за время импульсадинены с входами соответственно первого, второго н третьего элементов памяти,и элемент сравнения, первый вход которого соединен с выходом третьего элемента Памяти, а выход - с входом усилителя, о т л и ч.а ю ш е е с я тем, что,с целью повышения быстродействия иточности, устройство дополнительно содержит три интегратора, инвертор, широтно-импульсный модулятор, нуль-орган,распределитель импульсов, формировательимпульсов, логический элемент эквивалентности, первый и второй двухпозиционныепереключатели н первый и второй избирательные фильтры, подключенные к выходам соответственно первого и второгоэлементов памяти, выход первого ком-,мутатора соединен с входом первого интегратора, выход которого через инвертор и непосредственно соединен с соот-. 20ветствующими входами первого двухпозиционного переключателя, выход которогосоединен с входом второго интегратора,выход второго коммутатора соединен свходом третьего интегратора, выход второго интегратора соединен с входом третьего коммутатора, выход третьего интегратора соедвнен с вторым входом элементасравнения, выход усилителя соединен синформааибнным входом широтно-импульс- эОного модулятора, выход которого черезвторой двухпозиционный переюпочательсоединен с первым и вторым управляющими входами первого двухпозиционногопереключатся, шина опорного напряжения соединена с входами синхронизации широтно-импульсного модулятора, распределителя импульсов и формирователяимпульсов, первый выход которого соединен с входом сброса первого интегратора и с первым входом распределителяимпульсов, второй выход формирователяимпульсов соединен с входом сброса второго интегратора, третий выход формирователя импульсов соединен с входомсброса третьего интегратора и с вторымвходом распределителя импульсов, четвертый выход формироцателя импульсовсоединен с третьим входом распределителя импульсов, первый, второй и третий выходы которого соединены с управляющими входами соответственно первого, второго .и третьего коммутаторов,а четвертый выход - с первым входомлогического элемента эквивалентности,выход третьего интегратора через нульорган связан с вторым входом логического элемента эквивалентности, июходкоторого соединен с управляющим входомвторого двухпозиционного переключателя.2, Устройство по и. 1, о т л и ч а ющ е е с я тем, что, с пелью расширениякласса решаемых задач, выход первогоэлемента памяти соединен с дополнительным входом первого коммутатора.Источники информации,принятые во инимание при экспертизе1. Авторское свидетельство СССР% 374620, кл. 9 069 7/22, 1971.2. Авторское свидетельство СССРМ 436364, кл. 6060 7/22, 1972922788 Составитель Г. Осипоор Л. Гратилло Техред Л, Пекарь ктор С. Шекмар одписноеета СССР ий аб., д. 4/5 фил ПП патент. Ужгород, ул. Проектная Заказ 2584/66 Тираж 732, П ВНИИПИ Государственного комит по делам изобретений и откр 113035, Москва, Ж, Раушская