Аналого-цифровой преобразователь

(ы)м. кл. Н 03 К 13/17 с присоединением заявкитооударотвениый комитет СССР(23) Приоритет ло делам изооретений и открытийДата опубликования описания 03,05,82(72) Автор изобретения В, Э, Балтрашевич Ленинграцский ордена Ленина электротехнический институт им. В, И, Ульянова (Ленина)(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к аналогоцифровым преобразователям и можетбыть использовано в области связи, вычислительной и измерительной техники,а также в автоматизированных системахуправления технологическими процессамии в системах автоматизации научныхисследований,Известно устройство аналого-цифрового преобразования, в котором сокраша 1 Оется время испытаний за счет предвари- .тельного нахождения поддиапазона возможных изменений сигнала .11,Однако из-за того, что внутри найденного поддиапазона преобразование осуше 15ствляется классическим аналого-цифровымпреобразователем счета единичных прирашений, погрешность преобразования рассматриваемого устройства велика,20Известен аналого-цифровой преобразователь счета единичных прирашепий, содержаший блок сравнения, цифро-аналоговыйпреобразователь, генератор импульсов,триггер, элемент И, счетчик, блок управления и связи между ними 21 .Его недостатком является большаяпогрешность преобразования,Пель изобретения - уменьшение погрешности преобразования за счет повышения вероятности правильного ответа.Поставленная цель достигается тем,что в аналого-ш 1 фровой преобразовательсодержаший блок сравнения, первый входкоторого соединен с выходом датчикавходного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, единичный вход первоготриггера соединен с шиной Запуск, единичный выход первого триггера соединенс первым входом первого элемента И,второй вход которого соединен с выходом генератора импульсов, а выход соединен со счетным входом реверсивногосчетчика, выходы которого соединены совходами штфроаналогового преобразователя, введены второй, третий и четвертый триггеры, элемент задержки, логи)ческий блок, второй и третий элемецпы И. регистр, первая и Вторая группа элемен.- тов И, причем выходы разрядов реверсив:".ного счетчика соединены с соответствую- шими первыми входами элементов И первой группы, выход блока сравнения со= единен с первым входом Второго тригге)а и с первым н Вторым Входами логическо- го блока, второй вход которого соедицец с выходом элемента задер)оси, я единич-: ный выход соединен с третьим и четвертым входами логического блока, при этом выход элемента задержки соединен с вы- ходомпервого элемента И, с пятым и шестым входами логического блока и спервыми входамп второго и третьего элементов И, Я седьмой вход логического блока соединен с единичным Выходом третьего триггера, с вычитяюшим входом реверсивного счетчика и со вторым входом третьего элемента И, восьмой Вход лог 1 ческого блока соединен с нулевым входом третьего триггера, с суммируО- шим входом реверсивного счетчика и со вторым входом второго элемента И, нулевой выход триггера младшего разРЯДа И ЕДИНИЧНЫЕ ВЬТХОДЬТ ТРИГГЕРОВ ОС- тальных разрядов реверсивного счетчпса соединены с тсоответствуюшими входами второго элемента И, выход которого соединец с единичньм Входом третьего триггера, при этом единичный выход трггера младшего разряда и пулевые Влход(ы Остальных разрядов реверсивного счетчика соединены с соответствую. ццмц ВХОПЯМИ ТРЕТЬЕГО ЭЛРМРНТЯ И, ттвы ход которого соединен с нулевыми вхо дами первого и третьего"1 ЕМ ВЫХОД ЛОГИЧЕСКОГО б Л ОКЯ С ОЕ )Иттэ Ц СО Вторътми ВХОдяМИ ЭЛЕМЕцТОВ И тЕрвдй Группы и с едцгичньм входом четвертого тр 1 гге 1)а, цулеВОЙ вход 1 сотОРОГО соединен с иИной Съем кода и с первыми вы= ходами элементов И второй группыт вто=- рые входы которых соединены с сдГцп т= НЪ 1 ттИ ВЫХОДЯМИ СООТВЕТС ТвтттОЦИХ ТРТГГО:. ров регистра, установочные Входь; трт г . ГЕРОН рЕГИСтра СОЕДИНЕНЫ С ВЬттттп(а:т 11 соответству 1 оецх элементов И первой Группы, ел 11 нит 1 ЫТ Выход ч е тВ е рт тотс, ТРИГГЕРЯ СОЕДИНЕН С Шиной )ЯЗТ)ЕТПРЦт" съема кода, Выходы этементов И Второ(. ГРУППЫ СРЕДНЕЦТЫ С ШИНОЙ ВЫХОЕЦой Кс.( НУПЕВОй ВЫХОД ЦРРВОГО ТРТП ГЕРЯ СОЕДИЦСт с тиной Окончяние тт:псла. ЦЯ тЕРТСТСЕ ЦРРЦСТЯВТЕНЯ фгТПСПТО)ттсЛ.ная схема аналого "тжЦ)ОВ ОГО преобра тс). Вя те ля,69)2 4ПрелаГЯРМый преобразователь содРржит блок 3 сравнения, цифроаналоговыйпреобразователь 2, первый триггер 3,первый элемент И 4, генератор импульсов (О, реверсивный счетчик 6, элементыИ 7 первой группы, второй триггер Я,логический блок 9, элемент 10 задержки,второй 11 и третий 12 элемент И, трегий 13 и четвертый триггеры, элементыИ 15 Втопой группы, триггеры регистра 16,шина выхода датчика входного сигнала 17,шина Запуск 18, шина Окончание цикла19, шина Съем кода 20, шина Выходногокода 21, шина Развешение съема кода 22,Второй триггер 8 и элемент 10 заперОси служат плл запоминания Ответаблока 1 сравнения на предыду)От т такте.г)горок 11 и третий 12 элементь ИВыявляют соответственно мяк(:имал 1-,НОР20И МИНМЯЛЬЦОС ЗЦЯЧЕНИЕ КОЕМ В Т)РВСтР -сивном счет дсс 8 с учетом режима работь Стетт 11 пса.Сушцость предлагаемого изобретениязаключастсл В том, что аналого-цифровойпреобразователь АПП счета едицичньхприрапеций при воздействии шумов рассматривается как бы состо:1:ци из двухЧЯСТей: ЯСТИт ОСУШОС ТВ:(Л,О 1( Й 1 Д т 1 ИТИВНОС НЕложе)0 И)ТТЕ.)ОЛ 1 Р)тПРТ О СИ 1 1 алаГч тт 11 РНЧЯТОт форМЫ (НРОбхот 11 ТМтя раСРИНхроцпзагпя получаетсл за счет действия,ПУМЯ)т И тЯСТЦ, СООТВЕТСТВ 1)СтШРй 1.,РЕПЬ, тОксу квацтователст т, с, АсП напосредствеиОт с ститьтВанил. При этом еслт Вреальном АЦП цепосредствецтого считытВ;Цптл С:РЯВЦЕ)тИЕ ЗНЯЧЕЦИЯ СТТ.1(:Яла ПРОтСТСО.",ИТ С",Т ОВРЕМЕННО С НИжий И ВЕРХ -тСт снап 1 Пэй ТаУНЕГО 1 СВЯТТЯ ТО В Ца -, ОТал В . ПатТ, ВС" ПЕРГИ.Х, ЕС:Ц. П);( ДВИжЕНИИ СТ слсцЧятОГО ОбраЗПОВОГО СТГНЯЛа вверх блок сравнения ца-Ом тактеВытает сПцал (М)(О ъттр, ), а 1 Я ( т + 1) - Омтакте блок сравнения выдает сигнал (С ",с 1, + 1); во"-втоРых, Осли ИРи движении ступенчатого образцового сцгцала Вниз блок сравнения на 1 -Ом такте ВыСП цо.т т 1 Е) Я На ( , ,-)-ОМд с)ттак-,.- бтток сравнения Выдает с и.пал( 1 УТ:, + 1)т) ПРРДЛЯГЯЕМтОМ А П ЯТЕ)ИЗ поТала+ния с)игнала в квант произв дитсл (; пз:. Оць; логического блока 9, ".ш иал ця ВттХОДЕ КОтарОГО МОжС. т бъТЬ ЗЯЕац В- Т т"Ец Лф.: СГ45: 5., М 1 5 Зт.92485 20 где- сигнал от генератора 5 импульсов;5 - значение сигнала с блока 1сравнения на 1 -ом такте, причем Б; = 1, если Чо)М ,55. - значение сигнала с блока срав 11нения на ( 1 - 1)-ом такте,хранящееся на втором триггере 8;М - признак направления изменения 10образцового сигнала, причемМ = 1 при единичном состояниитретьего триггера 13 рехямвычитания реверсивного счетчика 6), 35Время испытаний выбирают кратнымвремени одного периода ступенчатогообразцового сигнала, т, е. времени прохода ступенчатого образцового сигналаот одной границы диапазона до другойи обратно,Устройство работает следующим образом.Сигнал начальной установки (не показан) устанавливает первый 3, третий 2513 и четвертый 14 триггеры в нулевоесостояние, тем самым реверсивный счетчик 6 переводится в режим слежения, вреверсивный счетчик 6 записываетсякод О О, а второй триггер 8 уста- З 0навливается в состояние, соответствуюцее ответу блока сравнения М ) Мо.По сигналу Запуск первый триггер 3устанавливается в Ъ, тем самым разрешая прохождение импульсов от генерато. ра 5 импульсов через первый элементИ 4, в результате чего происходит увеличение содержимого реверсивного счетчика 6. После того, как код в реверсивном счетчике достигнет максимальной величины, на выходе второго элемента И 11появляется сигнал, переводящий третийтриггер 13 в единичное состояние, тем самым изменяется режим работы реверсивногосчетчика и код в нем начинает уменьшаться до минимального значения, послечего по сигналу с третьего элементаИ 12 триггеры 3 и 13 устанавливаются в О, тем самым меняется режим работы реверсивного счетчика 6 и выдаетсясигнал Окончание цикла, Кроме того, вовремя измечения образцового сигнала отминимального значения до максимальногои обратно, при появленил сигнала 1 навыходе логического блока 9, т, е. при55попадании сигнала в квант, осу.шествляется переписывание кода с реверсивногосчетчика 6 в регистр 16 с одновременной установкой в 1 четвертого тригге 2 6рч .1 4, По сигналу Разрешение снятия кода устройство приема кода на чертеже не показано; в качестве устройства приема кода может быть исполъзована, например, мини-ЭВМ или микро ЗВМ) выдает сигнал Съем кода и принимает с выхода второй группы элементов И 15 значение числового эквивалента, По сигналу Окончание цикла устройство приема кода может проводить усреднение полученных кодов. Если число полученных кодов недостаточно для получения требуемой точности, то производится следующий запуск АЦП.Проведение моделирования предлагаемого аналого-цифрового преобразователя при воздействии нормального шума показало высокую точность оценок значений сигнала, получаемую за счет компенсапиивеличинЫ смещения математического ожидания относительно самого сигнала и за счет использования потенциальных возможностей ЛИП счета единичных приращений к выравниванию характеристик шумов, действующих в процессе преобразования, Благодаря тому, что появляется возможность получения отсчетов не столько на границах действия шума, но и вблизи самого значения сигнала, уменьшается погрешность оценки значения сигнала и сокращается время испытаний по сравнению со случаем использования прототипа. формула изобретения Аналого-шаровой преобразователь, содержащий блок сравнения, первый вход которого соединен с выходом датчика входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, единичный вход первого триггера соединен с шиной Запуск, единичный выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход соединен со счетным входом реверсивного счетчупа, выходы которого соединены с входами цифроаналогового преобразователя, о т л и ч а ю ш и й с я тем, что, с целью уменьшения погрешности преобразования за счет повышения вероятности правильного ответа, введены второй, третий и четвертый триггеры, элемент задержки, логический блок, второй и третий элементы И, регистр; первая и вторая группы элементов И, причем выЯ 2;1 Я Г 2 хГт" аз)щ 1 ов ревевсивпого "чтч 14 ьасоединены с соотве 7 ствуюшпми первымивходами элементов И пегвой группы,выход блока сравнения соединен с первым входом второго триггера и с первьм и вторым входами логического блока, второй вход которого соединен с выходом элемента задержки, а единичныйвыход соединен с третьим и четвертымвходами логического блока, при этомВход элемента задержки соединен с Выходом первого элемента И, с пятърл ишестым входами логического блока и спервыми входами второго и третьегоэлементов И, а седьмой вход логического блока соединен с единичным выходом третьего триггера, с вычитаюшпмвходом реверсивного счетчика и с вторым входом третьего элемента И, восьсой вход соединен с нулевым входомтретьего триггера, с сумм 1 лруюшим входом реверсивного счетчика и с вторымвходом второго элемента И, нулевойвыход тригт ера младшего разряда и единичные выходы триггеров остальных,разрядов реверсивного счетчика соединень с соответствуюшими входами второго элемента И, выход которого соединен с единичнььл входом третьего триггера, при этом единичный выход тртгера младшего разряда и пулевые выходытрпг еров ос; альных разрядов реверсивРного счетчика соединены с соответс твуюшими входами третьего элемента И, выход которого соединен с нулевыми входами первого и третьего триггеров, причем выход логического блока соединен с вторыми входами элементов И первой грутпы и с единичным входом четвертого триггера, нулевой вход которого соединен -. шиной Съем кода и с первыми. входами элементов И второй группы, вторые входь которых соединены с единичными выходами соответствуюших триггеров регистра, установочные входы триггеров регистра соединены с выходами соответствующих элементов И первой группы, единичный выход четвеютого триггера соединен с шиной Разрешение съема кода, выходы элементов И второй группы соединены с шиной Выходной код, нулевой выход первого триггера соединен с шиной Окончание цикла. Источники ифнормации,принятые во внимание при экспертизе1. Гитис Э. И, Преобразователи информации для электронных цифровых вычислительных устройств. Л 1., Энергия",1970, рис. 7-5,2, Смолов В.Б. и др. Полупроводниковые кодируюшие и декодируюцше преобразователи напряжений, Л., "Энергия",167, .с, 134, рис. 2 -4.924852 ренк 54 Подписноеенного комитета СССРчтений и открытий-35, Раушская наб., д. 41 7/74 Тираж ВКИИПИ Государс по делам изо 113035, Москва, Заказ род, ул, Проектная,тент, г Составитель Л. Беляеваедактор М Янович Техред Е.Харлтончнк Корректор