Устройство для исправления ошибок в системах передачи дискретной информации

Союз СоветскнкСоциалмстическикРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДИТЕЛЬС 8 У оц,896777 61) Дополнительное к авт, саид-ву 1 О 663 20 (22) Заявлено 0 7. 04. 80 (2) 2906784/8- с присоелинениеее заявки М(23) Приоритет ее). л,04/О Гасударственный комитет СССРделам нзооретеннй н открытнй 07.01.82. Бюллетень РЙ 53) УДК 621. 394.ликов Дата опубликования описания 07.0 1.(54) УСТРОЙСТВО ДЛЯ ИС 11 РАВЛЕНИЯ ОШИБОКВ СИСТЕМАХ ПЕРЕДАЧИ ДИСКРЕТНОЙИНФОРМАЦИИ Изобретенинике. осится к ради 11 о основному авт. св, 1 о 663120 известно устройство для исправления ошибок в системах передачи дискретной информации, содержащее последовательно соединенные декодер, первый регистр памяти и блок сравнения, а также накопитель, к одному из вхо 10 дов которого подключен выход ключа, анализатор, выход которого подключен к одному из выходов элемента И 31 И, второй регистр памяти и блок элементов НЕ, выход "Ошибка" блока1 сравнения подключен к входам анализатора непосредственно, через последовательно соединенные регистр ошибок и блок элементов НЕ, через последовательно соединенные элемент запрета, к другому входу которого подключен эталонный выход первого регистра памяти, и регистр правильно принятого блока и через последо" вательно соединенные первый элементИ, к другому входу которого.подключен проверочный выход первогорегистра памяти,.и регистр блока,принятого с ошибкой, другой выходкоторого подключен к входу ключа,к управляющему входу которого подключены через блок элементов И выходы регистра ошибок, соответствующий выход которого через последовательно соединенные второй элементИ, к другому входу которого подключен выход "Верно". блока сравнения, и элемент ИЛИ подключен к другим входам блока элементов И, квходу "Сброс" регистра. ошибок, выход"Иереполнение".которого подключенк входу "Стирание" накопителя, кдругому входу которого подключенсоответствующий выход первого регистра памяти, эталонный выход которого через второй регистр памяти подключен к другому входу блокасравнения 1, .Однако в известном устройстве недостаточная помехоустойчивость.Цель изобретения - повышение помехоустойчивости передачи информа" ции.3Для достижения цели в устройство для исправления ошибок в системах передачи дискретной информации введены два дополнительных последовательно соединенных элемента И и буФерный блок, причем другой вход накопителя соединен с соответствующим выходом первого регистра памяти через буферный блок, выход "Верно" блока сравнения соединен с первым входом первого дополнительного элемента И, второй вход которого соединен с другим выходом анализатора, другой вход второго дополнительнога элемента И соединен с соответствующим выходом регистра ошибок, а выход соединен с другим входом регистра ошибок и дополнительным входом ключа. На чертеже изображена структур" ная электрическая схема предлагаемого устройства.Устройство содержит декодер 1, первый регистр 2 памяти, блок 3 сравнения, второй регистр 4 памяти, элемент 5 запрета, накопитель 6, ключ 7, регистр 8 блока принятого с ошибкой, анализатор 9, регистр 1 О правильно принятого блока, элемент И 11, элемент ИЛИ 12, регистр 13 ошибок, блок 14 элементов НЕ, блок 15 элементов И, элемент И 16 анализатор 9 содержит ключ 17, блок 8 сравнения и ключ 19, элементы И 20 и 21, буферный блок 22.Устройство работает следующим образом.Принятый очередной кодовый блок после декодирования поступает в первый регистр 2 памяти, откуда ега информационные символы записываются в буферный блок 22, а провероч ные подаются на блок 3 сравнения, на второй вход которого из второго регистра 4 памяти поступают символы комбинаций предыдущего блока, используемые в качестве эталона. После сравнения принятая комбинация записывается во второй регистр 4 памяти и (в случае необнаружения искажений в сравниваемых. символах) через элемент 5 запрета, на запрещающий вход которого сигнала 5 О 15 20 25 30 35 40 45 50 55"Ошибка" с выхода блока 3 сравнения, не подается, поступают на регистр 10 правильно принятого блока.Накопитель 6 рассчитан на хранение М информационных комбинаций и выдает потребителю очередную информацию - комбинацию после приема М + 1 последующих кодовых блоков.При обнаружении ошибки в принятом кодовом блоке, если количество подряд обнаруженных ошибок в предыдущих кодовых блоках не превышает числа М сообщений, входящих в состав блока, производится сравнение одноименных сообщений декодирован- ного и последнего правильно принятого блока. В этом случае с выхода "Ошибка" блока 3 сравнения снимается сигнал, поступающий в регистр 13 ошибок, элемент 5 запрета, на второй вход элемента И 16 и на управляющий вход блока 18 сравнения, по которому в регистр 13 ошибок, содержащий М разрядов, записывается "1" и, следовательно, число единиц, записываемых в регистр 13 ошибок, равно числу подряд обнаруженных ошибок в принятых кодовых блоках, запрещается запись через элемент 5 запрета декодированного с обнаруженной ошибкой блока в регистр 10 последнего правильно принятого блока, что обеспечивает сохранение в нем сообщений последнего блока, декодированного без обнаруженной ошибки, в регистр 8 блока с ошибкой записывают символы сообщений, входящих в состав проверочной комбинации декодированного блока, в блоке 18 сравнения после записи информации в регистр 8 происхо. дит сравнение символов одноименных сообщений, записанных в регистрах 8 и 10, Выбор одноименных сообщений из укаэанных. регистров 8 и 10 для подачи в блок 18 сравнения анализатора 9 осуществляется посредством ключей 17 и 19, управляемых регистром ошибок 13 и блоком 14 элементов НК.Допустим, что декодирован кодовый блок Ч+ 2 при условии, что в канале искажен только Ч 4-1 блок, При сравнении. проверочной комбинации принятого декодированного.блока с эталоном, образованным из сообщений блока Ч + 1, ошибка в нем обнаруживается за счет искаженного эта,лона. В этом случае в регистр 8заносятся символы проверочной комбинации блока Ч + 2, а в регистр 13 ошибок, выходы М - 1 разрядов которо" го (начиная со второго) параллельно соединены с Рходами.блока 14 3 элементов НЕ и блока 15 элементов И, записывается (при М=4) комбинация1100, В регистре 10 последнего правильно принятого блока находятся соответствующие сообщения блока элементов 1 И. Количество разрядов регистра13 ошибок, в которых записаны нули после декодирования очередного кодового блока, определяют число одно" именных сообщений, находящихся вВ регистрах 8 и 10, которые необходимо выдать на блок 18 сравнения.Сигналами, подаваемыми с выходов блока 14 элементов НЕ через ключи7 и 19 на блок 18 сравнения с ре гистров 8 и 1 О выдаются символы одноименных сообщений.1 ри совпадении сравниваемых символов, что и происходит в данном случае, поскольку У +2 в канале не ис- И кажен, с выхода "Верно" блока 18 сравнения сигнал через элемент И 11 И 12 поступает на вторые входы элементов И блока 15 элемен- . тов И, на первые входы которых по- ур даются сигналы с выходов регистра 13 ошибок. Количество разрядов (начиная со второго) регистра 13 ошибок, в которых записаны "1", определяют количество предыдущих кодовых блоков, информационные сообщения которых надо исправить, В рассматриваемом примере "1" со второго разряда регистра 13 ошибок поступает на ,первый вход первого элемента И блока 15 элементов И, сигнал с выхода которого обеспечивает запись через ключ 7 символов информационного блока Ч+ 1 из регистра 8, в котором хранятся сообщения в данном случае неискаженного блока Ч. 2 в накопитель 6, вместо находящейся там информационной комбинации кодового блока Ч +1.Таким образом, происходит исВО правление искаженной информационной комбинации.Сигналом с выхода "Верно" блока 18 сравнения, поступающим на вход "Сброс" регистра 13 ошибок, происО ходит стирание записанной в нем инФормации.Если число подряд обнаруженных ошибок в кодовых блоках равно М,в регистре.13 ошибок записаны одни "1"), а последующий М + 1 блок декодирован. без обнаруженной ошибки, то за счет проверочной комбинации последнего блока принятого с ошибкой (на самом деле не искаженного происходит исправление.информационных сообщений предыдущих М - 1 кодовых блоков 11 ри этом сигнал ошибка с выхода 3 сравнения не поступает и, следовательно, записи принятого блока в регистр 8, в котором находится последний .из числа деко дированных с обнаруженной ошибкой блоков не будет, не происходит и записи " 1" в регистр 13 ошибок Сообщение декодированного блока записывается в регистр 10.Сигнал "Верно" с блока 3. сравнения через элемент И 11, на второй вход которого.нодается отпирающее напряжение с М-ого разряда регистра 13 ошибок, поступает на вторые.входы элементов И блока 15 элементов И, на первые входы которых подается напряжение с выходов регистра 13 ошибок, заполненного "1", В этом случае сигналы с выхода блока 15 элементов И через ключ 1 производят запись М -1 сообщений последнего с обнаруженной ошибкой блока из регистра 8 в накопитель 6. Сигналом, поступающим на вход "Сброс" регистра 13 ошибок, стирается записанная в нем комбинация. Если же при условии, что число подряд обнаруженных ошибок равно М, последний М + 1 блок с ошибкой, то в регистре 13,ошибок сигналом с выхода "Ошибка" блока 3 сравнения з.".писывается 1. Тогда сигнал с выхода "переполнение" регистра 13 ошибок поступает на вход. "Стирание" накопителя 6 и происходит стирание первого из М блоков. с ошибкой, после чего продолжается прием. Регистр 3 ошибок не сбрасывается.Если в декодированном блоке1 искажены только информационные символы, то блок 3 сравнения сигнал "Ошибка" не выдает, "1" .в регистр 13 ошибок не записывается, блок У .(искаженный) записывается в регистр 10 последнего правильно принятого блока и во второй регистр 4 память, а его информационное сообщение - в буферный блок 22. 11 оскольку блок Ч записан во второй регистр 4 па"мяти с искаженным информационным сообщением, очередной кодовый блок Ч +1 в любом случае принимается как 1о,юбочный и записывается в регистр 8 блока с ошибкой. 1 ри этом в регистр .13 ошибок записывается "1", а на втором выходеанализатора 9 появляется сигнал "Ошибка", который поступает на первый вход элемента И 20.Допустим, что кодовые блоки Ч+1, 1 о Ч,+2Ч .1-2 искажены в канале, а блоки Ч 1 Ф 1-1 и Ч+ М не искажены.1 фф 1Тогда блок Ч +Ипринимается.какблок с ошибкой (в регистре 13 ошибок записывается М- "1") и его про верочная комбинация записывается в регистр 8 блока, принятого с ошибкой.Одноименные сообщения блоков Ч,; и Ч.+Ичерез ключи 19 и 17 посту 4лают в блок 18 сравнения. На выходе "Ошибка" анализатора 9 появляется сигнал, который открывает элемент И 20.11 ри поступлении декодированного блока Ч+И блок сравнения 3 выдает сигнал "Верно" который через открытые элементы И 20 и 21 паступает на вход "Сброс" регистра 13 ошибок и управляющий вход. ключа 7. 1 ри этом происходит стирание содержимого регистра 13 ошибок и полное открытие ключа 7. Символы сообщений, входящие в состав проверочной комбинации блока Ч-+И, из регистра 8 переписываются в М(кроме первой) ячейки накопителя 6 и тем самым ис 35 правляют искаженные информационныесообщения блоков Ч,;, Ч 4 1, Ч +2.л , фБлок Ч +И эаписйвается в регистр10 последнего правильно принятогоблока после чего прием продолжается,Формула изобретенияУстройство для исправления ошибок в системах передачи дискретнойинформации по авт. св, Р 66320,о т л и ч а ю щ е е с я тем, что,с целью повышения помехоустойчивости передачи информации, введены два дополнительных Последовательно соединенных элемента И и буферный блок, причем другой вход накопителя соединен с соответствующимвыходом первого регистра памятичерез буферный блок, выход "Верно"блока сравнения соединен с первымвходом первого дополнительного элемента И, второй вход которого соединен с другим выходом анализатора,другой вход второго дополнительного элемента И соединен с соответствующим выходом регистра ошибок, авыход соединен с другим входом регистра ошибок и дополнительным входом ключа,Источники информации,принятые во внимание при экспертизе1Авторское свидетельство СССРР 663120, кл, Н 04 1. 1/10, 1977