Датчик скорости вращения

Союз СоветскихСоцивпистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИяК АВТОРСКОМУ СВИДЕТЕЛЬСТВУав делам иэебретеиий н вткрытий(54) ДАТЧИК СКОРОСТИ ВРАЩЕНИЯ ходные к ьсина подвукицих фасочетав то зовых детекто%нии1.Недостаткаявляется отсуправлении вращ естного устройст и о наемого твие ин ия контр объекта. Цель иэобретени нлуче я конт формации о направлении вращениролируемого объекта.Поставленная цель достигаетсятем, что в устройство дополнительно 5введены блок реверса и логическийблок, содержащий четыре логическихэлемента ИЛИ, четыре логических элемента И, логический элемент НЕ итриггер, при этом первый вход блокареверса ссединен с выходом блока преобразования, а второй вход блока реверса соединен с выходом триггера,выходы нечетных и четных секторовблока преобразования соединены соИзобретение относится к измери тельной технике и может быть использовано в комбинированных сдедящих сис- темах, в которых полярность напряжения тахогенератора должна изменяться с изменением направления вращения.По основному авт.св, 9481835 известен датчик скорости вращения, содержащий сельсин и блок преобразования, состоящий из трех фаэовь 1 х детек 0 торов, трех фильтров нижних частот, дифференциатора, схемы выделения модуля, дешифратора, трех компараторов и трех ключей, аналоговые. входыкоторых соединены с соответствующими выхо дами, фильтров нижних частот, которые в сочетании из трех по два соединены с соответствующими входами трех компараторов, выходы компараторов соединены с соответствующими входами дешифратора, каждый из трех выходов которого соединен с управляющим входом одного из соответствующих ключей, выходы которых соединены с входом дифференциатора, причем вьцы трех фазных обмоток сел ключены к входам соответсО Датчик скорости вращения состоит из сельсина 1 блока 2 преобразова35 ния, блока 3 реверса, логического блока 4, состоящего из логических элементов ИЛИ 5 и 6, логического элемента НЕ 7, логических элементов И 8-11 логических элементов ИЛИ 1 240 и 13 и триггера 14. Выходы нечетных и четных секторов блока 2 преобразования подсоединены ко входам элементов ИЛИ 5 и 6 соответственно, а выход дифференциатора блока преобраэо 45 вания подключен ко входу элемента НЕ 7 и входам элементов И 8 и 10 в то время, как выход блока преобразования соединен с блоком 3 реверса управляющий вход которого подключен к выходу логического блока 4. Каждая50 фаза сельсина 1 соединена с соответствунзцим входом бесконтактного датчика 2 скорости. Выход бесконтактного датчика скорости вращения осуществляется с блока 3 реверса, 55На выходных фазах сельсина 1 имеется три переменных синусоидальных аналоговых сигнала, огибающие кото ответственно через первую и вторую схемы ИЛИ с первыми входами схем И, причем выход первой схемы ИЛИ соеди нен со входами первой и второй схем И, выход второй схемы ИЛИ соединен со входами третьей и четвертой схем И, вторые входы первой и третьей схем И соединены со входом схемы НЕ и с выходом дифференциатора блока преобразования, вторые входы второй 10 и четвертой схем И соединены с выходом схемы НЕ, выход первой схемы И. соединен с первым входом третьей схемы ИЛИ, второй вход которой соединен с выходом четвертой схемы И, выход третьей схемы И соединен с йервым входом четвертой схемы ИЛИ, второй вход которой соединен с выходом второй схемы И, а выходы третьей и четвертой схем ИЛИ соединены соответственно с первым и вторым входами триггера.На фиг, 1 представлена структурная схема датчика, на фиг, 2 - эфиры напряжений, где О, д,.д - исходные сигналы полученные сравнением напря 5 жений фаэ датчика трехфазного напряжения, взятые в сочетании из трех по два (сигналы А, В и С);2, 8, ) управляющие сигналы нечетных секторов бесконтактного датчика скорости д, ЪС, й, - управляюшие сигналы четных. 30 секторов бесконтактного датчика скорости. рых сдвинуты друг относительно другана 120 . 1 офазно укаэанные сигналыопоступают на блок 2 преобразования.По сигналам огибающих за один оборот вала могут быть определены трисектора А В и С ( фиг.2 О, д, 87,представляющие собой уровни напряжений, границы которых определяютсясравнением между собой по амплитудевыделенных огибающих, После логических операций с полученными уровнямиосуществляется формирование шестиуправляющих сигналов, изображенныхна фиг. 22-О каждый из которыхсоответствует 60 оборота вала сельосина 1. При этом первый управляющийсигнал 2 определяется логическойсхемой, составленной на основе уравнения авс, второй д - на основеуравнения Авс, третий В - АВс, четвертый 3 М АВС, пятый ф- аВС и шестойЫ- авС. Начало отсчета секторовпроизводится от нулевого положениядатчика, соответствующего минимальному напряжению между выходнымисигналами первой и, второй фазы датчика. Управляющие сигналы нечетныхсекторов соответствуют сигналам й6 , ф . Управляющие сигналы четныхсекторов соответствуют сигналам дФС, О, . Управляющие сигналы четныхи нечетных секторов в блоке 2 преобразования обеспечивают коммутациюогибающих напряжений таким образом,что на вход дифференциатора блока 2преобразования подключаются отрезкисинусоид, соответствующие отрезкамлинейно нарастающего или линейно падающего напряжений, имеющие наибольшую крутизну и линейность в пределахкал;цого из сигналов управления секторами,Выходное напряжение датчика скорости вращения. получаемое с выходаблока 3 реверса, в зависимости отнаправления врашения сельсина 1 будетопределяться четностью сектора и полярностью выходного напряжения дифференциатора блока 2 преобразования,поступающими на вход логическогоблока 4, В качестве блока 3 реверса может быть использован операционный усилитель с коэффициентом передачи, равным единице, выходное напряжение которого может менять полярностьв зависимости от сигнала управлениялогическим блокомЛюбочку пространственному положению селъсина 1 соответствует наличие877438 Формула изобретения Источники информации,50 принятые во внимание при экспертизе1. Авторское свидетельство СССР9481835, кл. С О 1 Р 3/46, 1973. одного из шести управляющих сигналов, т.е. с выхода одного из элементов Ю 11, 5 или 6 выдается разрешающий уровень на входы элементов И 8, 9 или И 10. 11. Так, например, при нахождении сельсина 1 в положении, соответствующем управляющему сигналу нечетного сектора, с выхода логического элемента ИЛИ 5 поступает разрешающий уровень напряжения на первые 1 О входы элементов И 8 и И 9. При наличии положительного значения напряжения с выхода дифференциатора блока преобразования 2, поступающего на вход логического элемента НЕ 7 ло гического блока 4, выходное напряжение элемента И 8 через логический элемент ИЛИ 12 устанавливает триггер 14 в такое состояние, при котором он выдает на управляющий вход блока 20 3 реверса сигнал управления, соответствующий передаче постоянного напряжения, пропорционального скорости вращения сельсина 1 при его прямом направлении вращения, При наличии 25 отрицательного значения напряжения с выхода дифференциатора, поступающего на вход элемента НЕ 7, разрешающий уровень на его выходе через элемент И 9 и логический элемент ИЛИ 13 устанавливает триггер 14 в противоположное состояние. Этим самым на управляющий вход блока 3 реверса поступает инверсный сигнал управления и на его выходе обеспечивается постоянное на 3 пряжение, пропорциональное скорости вращения сельсина 1 при его обратном направлении вращения.Аналогично описанному при пространственном положении сельсина 1, соответствующем четному сектору управляющего сигнала, отрицательным или положительным значениям напряжения с выхода дифференциатора блока преобразования 2 производится управление45 состоянием триггера 14 через логи- ческие элементы И 11 и ИЛИ 1 2 или И 10 и ИЛИ 13. При этом бесконтактный датчик скорости вращения на своем выходе будет иметь напряжение, про- порциональное скорости вращения датчика 1, в зависимости от направления его вращения. Предлагаемая конструкция датчика скорости вращения позволит его использовать в комбинированных следящих системах, в которых необходима информация о направлении вращения контролируемого объектаДатчик скорости вращения по авт, св. 9481835, о т л и ч а ю щ и й с я тем, что, с целью получения информа-. ции о направлении вращения контролируемого объекта, в него дополнительно введены блок реверса и логический блок, содержащий четыре логических элемента ИЛИ, четыре логических элемента И, логический элемент НЕ и триггер, при этом первый вход блока реверса соединен с выходом бдока преобразования, а второй вход блока реверса соединен с выходом триггера, выходы нечетных и четных секторов блока преобразования соединены соответственно через первую и вторую схемы ИЛИ с первыми входами схем И, причем выход первой схемы ИЛИ соединен со входами первой и второй схем И, выход второй схемы ИЛИ соединен со входами третьей и четвертой схем И, вторые входы первой и третьей сем И соединены со входом схемы НЕ и с выходом дифференциатора блока преобразования, вторые входы второй и четвертой схем И соединены с выходом схемы НЕ, выход первой схемы И соединен с первым входом третьей схемы ИЛИ, второй вход которой соединен с выходом четвертой схемы И, выход третьей схемы И соединен с первым входом четвертой схемы ИЛИ,второй вход которой соединен с выходом второй схемы И, а выходы третьей и четвертой схем ИЛИ соединены, соответственно с первым и вторым входами триггера.877438 фи тавитель Ред А.Ач ПодписиСР каз 9605 ми гой тк кая Патент", и. Ужгород, ул. Проектная, 4 иал Редактор Е. Дичинская Т ираж 910 рственно обретени 5, Раушс ВНИИПИ Госуда по делам из 113035, Москва, Ж