Преобразователь напряжения в код

60 делитель напряжения и коммутатор спервым входом сравнивающего блока,ко второму входу которого подключенвыход преобразователя кода в напряжение, а выход подключен ко входуэлемента ИЛИ к В-входу первого триг-.5,гера и ко входу разрешения записирегистра мантиссы, при этом входнаяшина "Запуск" подключена к В-входамвторого триггера и регистра порядка,к 5-входу первого триггера и черезэлемент ИЛИ-к 5-входу третьего триггера, а выход генератора тактов через первый элемент И подключен ксчетному входу распределителя импульсов мантиссы, через второй элемент Ик счетному входу распределителя 15импульсов порядка и через первыйэлемент задержки и третий элемент Ико второму В-входу регистра порядка,нулевой выход триггера генераторатактов подключен к В-входам распределителей импульсов порядка и мантиссы, а (а) выходы распределителяимпульсов порядка подключены к(в)5-входам регистра порядка, приэтом щ-тый импульс подключен к 5- 25входу второго триггера, а выходы распределителя импульсов мантиссы подключены ко входам регистра мантиссы,кроме того, выход первого импульсаэтого распределителя через второйэлемент задержки подключен к В-входутретьего триггера, выход последнегоимпульса - к В-входу триггера геиератора тактов, а выход нулевого импульса соединен с В-входом регистра мантиссы, единичные выходы регистра порядка и второго триггера подключенык управляющим входам коммутатора,кроме того единичный выход второготриггера через третий элемент задержки подключен к третьему входу элемента ИЛИ, а через инвертор подключенко второму входу второго элемента И,единичный выход первого триггераподключен к третьему входу второгои второму входу третьего элементов И, 45а единичный выход третьего триггерако второму входу первого элемента И.На чертеже представлена блок-схема преобразователя напряжения в код.Устройство содержит источник 1преобразуемого напряжения, делитель2 напряжения со ступенями деления,различающимися в два раза, коммутатор 3, сравнивающий блок 4, преобразователь кода в напряжение (ПКН) 5,элемент ИЛИ 6, триггер 7, элемент 8задержки, генератор,9 тактов, включающий задающий генератор 10 и триггер 11, элемент И 12, распределитель13 импульсов мантиссы, регистр 14мантиссы, элемент 15 задержки, элемент И 16, триггер 17, элемент И 18,распределитель 19 импульсов порядка,регистр 20 порядка, инвертор 21,триггер 22, элемент 23 задержки, шиф-ратор 24. Выход источника 1 преобразуемого напряжения через последовательно включенные делитель 2 напряжения и коммутатор подключен к одному из входов сравнивающего блока 4, к другому входу которого подключен выход ПКН 5, а выход сравнивающего блока 4 соединен со входом разрешения записи регистра 14 мантиссы, входом элемента ИЛИ б и с В-входом триггера 17. Входная шина "Запуск" подключена к 5-входам триггеров 11, 17 и к В- входам регистра 20 порядка и триггера 22, а к 5-входу триггера 7 через элемент ИЛИ б. Выходы регистра 14 мантиссы подключены ко входам ПКН 5 и к выходным шинам "Мантисса". Выходы регистра 20 порядка и триггера 22 подключены к управляющим входам коммутатора 3 и через шифратор 24 к выходным шинам "Порядок". Выход задающего генератора 10, генератора 9 тактов подключены через элемент И 12 к счетному входу распределителя 13 импульсов мантиссы, а через элемент И 18 к счетному входу распределителя 19 импульсов порядка и через элемент 15 задержки и элемент И 16 к В-входу регистра 20 порядка соответственно. Нулевой выход триггера 11 подключен к В-входам распределителей 13 и 19 импульсов мантиссы и порядка соответственно. Единичный выход триггера 17 подключен ко входам элементов И 16 и 18. Единичный выход триггера 7 подключен ко входу элемента И 12. Единичный выход триггера 11 подключен ко входу разрешения задающего генератора 10, Единичный выход триггера 22 подключен через последовательно соединенные элемент 23 задержки и инвертор 21 ко входу элемента И 18. Выход элемента 23 задержки подключен ко входу элемента ИЛИ 6. Выходы распределителя 13 импульсов мантиссы подключены ко входам регистра 14 мантиссы, Кроме того, выход первогоимпульса распределителя 13 импульсов через элемент 8 задержки подключен к В-входу триггера 7, а выход последнего импульса - к В-входу триггера 11.Устройство работает следующим образом..Импульс запуска устанавливает триггеры 7, 11 и 17 в единичное состояние, а тригГер 22 и регистр 20 - в исходное состояние. При этом задающий генератор 10 формирует импульсы. Эти импульсы через элемент И 12 запускают распределитель 13 импульсов. Нулевой импульс этого распределителя импульсов устанавливает в исходное состояние регистр 14, а первый импульс устанавливает старший разрад регистра 14 в единичное состояние. В результате с выхода ПКН 5 на второй вход сравнивающего блока .4 поступает напряжение, соответствующее напряжению старшего разряда ПКН 5. Кроме того, первый импульс распределителя 13 импульсов через элемент 8 задержки устанавливает триггер 7 в исходное состояние и импульсы задающего генератора 10 через элемент И 12 не проходят, Импульсы задающего генератора 10 чеоез элемент И 18 также запускают распределитель 19 импульсов и через элемент 15 задержки и элемент И 16 поступают на второй й-вход регистра 20. Первый импульс распределителя 19 импульсов устанавливает триггер старшего разряда регистра 20 в состояние "1", включая тот ключ коммутатора 3, который подключает ступень делителя, соответствующую наибольшему ослаблению напряжения источника 1 преобразуемого напряжения. В результате на первый вход сравнивающего блока 4 поступает напряжение с наибольшим ослаблением. Если это напряжение меньше напряжения поступающего на второй вход сравнивающего блока 4, то последнее не срабатывает. В этом случае импульс, который переключает распределитель 19 импульсов, задержанный на время, определяемое временем задержки элемента 15 задержки, через элемент И 16 устанавливает триггер регистра 20 в исходное состояние. Следующий импульс задающего генератора 10 через элемент И 18 переключает распределитель 19 импульсов в следующее состояние, устанавливая следующий триггер регистра 20 в состояние "1". При этом включается следующий ключ коммутатора 3 и на первый вход сравнивающего блока 4 поступает напряжение а в два раза больше, чем на предыдущем такте. Если это напряжение меньше напряжения, поступающего на второй вход сравнивающего блока 4, то аналогично ранее рассмотренному, триггер регистра 20 устанавливается в исходное состояние.Таким образом, устройство работает до того такта, при котором напряжение поступающее с выхода коммутатора 3 на первый вход сравнивающего блока 4, меньше напряжения, поступающего на его второй вход с выхода ПКН 5. При срабатывании сравнивающего блока 4, его выходной импулЬс устанавливает триггер 17 в исходное состояние, блокируя тем самым элементы И 16 И 18, и включенный в единичное состояние триггер регистра 20 остается в этом состоянии до поступления следующего импульса запуска. Состояние ре- гистра 20 в этом случае соответствует унитарному коду порядка напряжения, поступающего с источника 1 преобразуемого напряжения. Этот код преобразуется шифратором 24 в двоичный код и поступает на выходные шины"Порядок". Тот же импульс сравнивающего блока 4 через элемент ИЛИ бустанавливает триггер в состояние"1". При этом импульсы с задающегогенератора 10 проходят на вход рас 5пределителя 13 импульсов и начинается определение кода мантиссы напряжения, поступающего от источника 1преобразуемого напряжения. Первый изэтих импульсов устанавливает следующий триггер регистра 14 в состояние"1" (первый триггер регистра 14 ужепереключен в состояние "1 ф), подключая тем самым ко второму входу сравнивающего блока 4 напряжение, равноеполовине напряжения первого (старшего)15 разряда ПКН 5. Если сумма этих двухнапряжений больше напряжения, поступающего с выхода коммутатора 3 на первый вход сравнивающего блока 4, товторой триггер устанавливается в,исэо ходное состояние, а если сумма этихдвух напряжений больше, то второйтриггер также остается в состоянии "1"На следующем такте производитсяуравновешивание следующего триггераи т.д. В этом случае устройство работает как обычное устройство поразрядного уравновешивания. Если привключении младшего разряда регистра20 сравнивающий блок 4 не сработает,то все .триггеры регистра 20 устанавливаются в исходное состояние, аследующий импульс распределителя 19импульсов устанавливает триггер 22в состояние "1". Выходное напряжениеэтого триггера включает ключ коммутатора 3, подключенный к первому входу сравнивающего блока 4 выход делителя 2 напряжения с наименьшим коэффициентом деления. Это выходное на- о 40 пряжение, задержанное на время определяемое временем задержки элемента23 и инвертируемое инвертором 21,блокирует прохождение импульсов черезэлемент И 18 на вход распределителя19 импульсов. Кроме того, через элемент ИЛИ б это напряжение устанавливает в состояние "1" триггер 7, итактовые импульсы проходят через элемент И 12 на вход распределителя 13импульсов, т.е. начинается определение кода мантиссы, соответствующейнапряжению источника 1 преобразуемого напряжения, аналогично рассмотренному ранее. Последнийимпульсраспределителя 13 импульсов устанавливает триггер 11 в исходное состояние фО". При этом задающий генератор 10 прекращает формировать импульсы, а распределители Импуяьсов13 и 19 устанавливаются в состояние Я "0". После окончания преобразованияустройство находится в этом состоянии до прихода следующего импульсазапуска.В предлагаемом устройстве повышение точности преобразования. сигналовмалых уровней при большом динамичес- . ком диапазоне входных напряжений достигается за счет. сжатия динамического диапазона входного напряжения на входе сравнивающего блока ,ступенями, различающимися в два раза с запоминанием числа ступеней,до величины, при которой напряжение на входе сравнивающего блока будет больше или равно напряжению, соответствующему "1" старшего разряда кода мантис сы, а затем начинается определение кода мантиссы, как в обычных преобразователях напряжения в код с поразрядным уравновешиванием.Сжатие динамического диапазона производится с помощью делителя, при чем максимальный входной сигнал делится в 21" раз (где щ - число разрядов Регистра порядка), а минимальный входной сигнал - в 2 раз, т.е. минимальный сигнал на вход сравниваю ифло блока проходит полностью. Величина напряжения младшего разряда в этом преобрезователе равна Ощ, /2" (где Оод- напряжение источника опорного напряжения; и вчисло разрядов регистра мантиссы).Формула изобретенияПреобразователь напряжения в код, содержащий источник преобразуемого напряжения, сравнивающий блок, преобразователь кода в напряжение, Регистры порядка и мантиссы, шиФратор и генератор тактов, включающий задающий генератор и триггер, при этом вы- З 5 ходы регистра мантиссы соединены со входами преобразователя кода в на. пряжение, выходы регистра порядка соединены со входами шифратора, а единичный выход триггера генератора 40 тактов - со входом разрешения задающего генератора, о т л и ч а ю - щ и й с я тем, что, с целью повышения точности преобразования сигналов маЛых уровней при большом динами ческом диапазоне входных напряжений, введены распределитель импульсов мантиссы, распределитель импульсов порядка, первый, второй и третий тригеры первый, второй и третий элементы И, элемент ИЛИ, первый, второй и третий элементы задержки, делительнапряжения и коммутатор, причем источник преобразуемого напряжения последовательно соединен через делитель напряжения и коммутатор с первым входомсравнивающего блока, ко второму входукоторого подключен выход преобразователя кода в напряжение, а выходподключен ко входу элемента ИЛИ, кй-входу первого триггера и ко входуразрешения записи регистра мантиссы,при этом входная шина "Запуск" подключена к В-входам второго триггераи регистра порядка, к 5-входу первого триггера и через элемент ИЛИ кЯ-входу третьего триггера,. а выходгенератора тактов через первый элемент И подключен к счетному входураспределителя импулвсов мантиссы,через второй элемент И - к счетномувходу распределителя импульсов порядка и через первый элемент задержкии третий элемент И - ко второму Квходу регистра порядка, нулевой выходтриггера генератора тактов подключенк В-входам распределителей импульсов порядка и мантиссы, а (п 1-1) выхода распределителя импульсов порядкаподключены к (е) -входам регистрапорядка, причем в-тый импульс подключен к -входу второго триггера, авыходы распределителя импульсов мантиссы подключены ко входам регистрамантиссы, кроме того, выход первогоимпульса этого распределителя черезвторой элемент задержки подключен кВ-входу третьего триггера, выходпоследнего импульса - к В-входу триггера генератора тактов, а выход нулевого импульса соединен с й-входом регистра мантиссы, единичные выходырегистра порядка и второго триггераподключены к управляющим входам коммутатора, кроме того, единичный выход второго триггера через третийэлемент задержки подключен к третьему входу элемента ИЛИ, а через инвертор подключен ко второму входу вто-рого элемента И, единичный выходпервого триггера подключен к третьему входу второго и второму входутретьего элементов И, .а единичныйвыход третьего триггера - ко второмувходу первого элемента и.Источники информации,принятые во внимание при экспертизе1Авторское свидетельство СССР5 Зб 4091, кл. Н 03 К 13/17, 22.12.70.841111 Составитель Л. БеляеТехред . Т.Маточка Бабинец дактор олко орректо аказ 4868/8 одписно Филиал ППП "Патентф,г. Ужгород, Ул. Проектная, 4 ВНИИПИ по д 113035, Мо