Устройство для передачи и приема кодированного сигнала изображения

(51)М. Кл.З Н 04 М 7/18 Государственный комитет СССР по делам иэобретений и открытий(72) Авторы изобретения ИностранцыЖан Клод Жоливе и Франсуа Ксавье Стул(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА КОДИРОВАННОГО СИГНАЛА ИЗОБРАЖЕНИЯ Изобретение относится к технике связи и может использоваться в устройствах кодирования и декодирования иэображений.Известно устройство для передачи 5 и приема кодированного сигнала иэображения, содержащее на передающей стороне последовательно соединенные первый, второй идентичные преобразователи сигнала и блок сжатия сигнала, выход 10 которого через канал связи подключенк приемной стороне, состоящей из последовательно соединенных третьего"и четвертого идентичных преобразователей сигнала, 15Однако такое устройство имеет большие искажения при передаче и приеме "- сигнала изображения.ЦеЛь изобретения - уменьшение искажений при передаче и приеме сигна ла изображения.Для этого в устройство для переда.чи и приема кодированного сигнала изображения, содержащее на передаюцей стороне последовательно соединенные 25 первый, второй идентичные преобразователи сигнала и блок сжатия сигнала, выход которого через канал связи подключен к приемной стороне, состоящей из последовательно соединенных треть 2его и четвертого идентичных преобразователей сигнала, на передающей стороне первый и второй преобразователи сигналов содержат три регистра, два .блока сложения, два блока вычитания и запоминаний блок, при этом вход и выход первого регистра подключены соответственно к первым и вторым входам первого блока вычитания и первого блока сложения, выход каждого из которых через соответственно второй регистр и последовательно соединенные третий регистр и второй блок вычитания подключены соответственно к первому и второму входам второго блока сложения, выход которого подклвчен к входу зайомийающего блока, а на приемной стороне. третий и четвертый преобразователи сигнала состоят иэ последовательно соединенных первого, второго и третьего регистров сдви- га, двух блоков вычитания, двух блоков сложения"и"заЪЬмййающего"блока, при этом вход первого регистра сдвига подсоединен к первому входу, а выход третьего регистра сдвига подключен ко второму входу блока вычитания, выход которого пьдключей к первбму входу первого блока сложЕния через умножитель, ко второму входу которого пбдключен выход первого регистра сдвига,при этом второй выход регистра сдвигаподключен к первым входам соответственно второго блока сложения и второгоблока вычитания, выход каждого из которых подключен соответственно к первому и второму входам запоминающегоблока. На фиг. 1 дана структурная электрическая схема предложенного устройства) на фиг. 2, 3 - матрицы.Устройство содержит на передающейстороне преобразователи 1, 2 сигнала,блок 3 сжатия, регистры 4-6, блоки7, 8 сложения, блоки 9, 10 вычитания,запоминающий блок 11 и блок 12 умножения, а на приемной стороне - преобразователи 13, 14 сигнала, регистры15-17, блоки 18, 19 вычитания, блоки20, 21 сложения, запоминающий блок22, блок 23 умножения, разделитель24 и канал 25 связи.Устройство работает следующимобразом;Выборки Х,)2 рфХ 2частичногоизображения йодаются на вход регист 1)2.рра 4 преобразователя 1, который задерживает выборки на время , соответствующее интервалу между двумяпоследовательными выборками, Входрегистра 4 подсоединен к блокам 7 и9, которые выполняют суммирование ивычитание двух последовательных выбоРокх2 Р + Х )Р ) . Выходы блоков7 и 9 подключены соответственно крегистрам 5 и б, задержка которыхсоставляет 2 Ф и 4, В тот момент,когда регистр б принимает на своемвходе сигнал О,2, он выдает"насвоем выходе сигнал 0)2 р 2, Этидва сигнала поступают на блок 10, ко.торый вырабатывает сигнал О 2,0 ,2. Этот последний раз.ностйыйсигнал подается на блок 12, которыймножит его на величину 0(Сигнал ( Кр Х )2 Р+ ) фвыходящий иэ регистра 5, имеет задержку 2 с,что необходимо для того, чтобы онсопутствовал сигналу К/( у 2-О я р/2который выходит из регистра б. Этидва сигнала суммируются в блоке 8для образования сигнала О 2 Р+ . Сиг"налы, представляющие коэффициентыО)2 р и О 2)+, накапливаются в запоминающем Ьлоке 11 так, что коэффициенты, соответствующие строке изображе)ия, образуют строку в запоминаЮщем блоке 11. Затем. эти коэффициентывводятся повторно в запоминающийблок 11.Преобразователь 2 идентичен преобразователи 1 с той разницей, что регистр 5 имеет задержку на 2 строки,а регистр б - задержку на 4 строки,Вместо того, чтобы вырабатывать коэффициент О, он вырабатывает коэффициент 0. Регистры 5, б этих двухпреобразователей 1, 2, у которыхссылочные номера заканчиваются оди иаковыми единицами, одинаковы, кроме той части, которая касается укаКоэффициент с определяется экспериментально, Наилучшие результаты получаются при значениях а 6 0,1-0,2.Величина 0,125 кажется особенно интересной,как по даваемым ею результатам, так и из-за простоты ее цифрового кодирования,Декодирующее устройство содержит, как и кодирующее устройство, два одинаковых преобразователя 13, 14 на регистрах 15, 17, один из которых связай с декодированием строк, а второй - с декодированием колонок. 35 40 45 Запоминающий блок 22 первого преобразователя 13 был заполнен строками.и коэффициенты вводились повторно.Сигнал 2 Р 2 подаетс)й на регистр 15второго преобразователя 14( в котором50 он задерживаетсй на время с, а такжена блок 18. Сигнал О Р., Выходящийиз регистра 15, подается на регистр16 для задержки на время , а такжена блок 20, Сигнал О )2, выходящий5 из регистра 16, подается на блоки 21,19 и на регистр 17,имеющий задержкуна 21, Сигнал О . 2 , выходящий иэрегистра 17, по 3 ается на блок 18выход которого подключен к блоку 23умножения на О. Выходблока 23 подсо 0 единен к блоку 20, а выход последнегбсоединен с блоками 21 и 19, Наконец,эти две последние упомянутые схемысоединены с запоминающим блоком 11,выход которого является выходом деке;65 дирующего устройства,занной только что задержки.В запоминающем блоке 11 содержит. ся такое же количество коэффициентовО сколько имеется точек в изображении, Эти коэффициенты группируютсяв запоминающем блоке 11 в квадраты.Если блокам 9, 10 задано должное направление вычитания, то в каждом квадрате коэффициент Цявляется результатом взаимодействия четырех точекиэображения, коэффициент Б + является результатом. взаимодействия двенадцати точек изображения; коэффициент О +является результатом 15 взаимодействия двенадцати точек изображения и коэффициент 0 +(фиг.2 г)является результатом взаимодействиятридцати шести точек изображения.Сигналы О подаются на блок 3, за- Я тем они.передаются по каналу 25 к раз-делителю 24.Блок 3 по-разному сжимаетсигналы, Он может, например, передавать,сигналы (см; фиг, 2 а) с помощью некоторого числа бит, несколько меньшимчислом бит сигналы типа (см.фиг,2 б,в)и еще меньшим числом бит сигналы типа (см, Фиг. 2 г). Эти последние сигналы вообще не требуется передавать.В блоке 3 может использоваться процесскомпрессии, известный для случая 30 обычного преобразования Адамара.784816 ООИОО О.ЮИоо ч Р 4,2 р ь 5,ЯР ь+4,Ярн й 5 р 4 О,ь 2,2 Р .за й 2,йрй йъ,кафф О О. ь,1 Р+ 1 Лр рассмотрет ицу порядка О коэффици что они п путем перессли атр о уменьши прием На Фиг. 3 а показано изображение, имеющее 12 точек в строке и 12 строк, Прямоугольник Й, охватывающий шесть выборок, перемещается вдоль строки от положения 300, в котором он содержит1две нулевые точки слева за пределами изображения, к положению К 50, в котором он содержит две нулевые точки справа за пределами изображения, Каждое положение прямоугольника Й, на строке иэображения увеличивает на два коэффициента строку преобразования на Фиг. 3 О . Эти коэффициенты относятся к двум различным типам. Один из них показанный белым, относится к типуОдр а второй, показанный со штриховкой, относится к типу О, 1 Это и есть выборки, которые записаны в запоминающем блоке 11.Прежде чем подвергнуть преобразование строки преобразованию в колонку, меняется коэффициент 0 д,( 2 р 4 в мат- ;щ рице (см. Фиг. 3 6 ) местами с коэфФициентом 01+А 2 с тем, чтобы получить матрицу на Фиг. 3 в. Другими словами, матрица порядка 12 х 12 (см. фиг. 3 б) разбивается на матрицы по- рядка 2 х 2 и эти последние матрицы преобразуются. Эта перестройка матрицы на Фиг. 3 Я осуществляемая для получения матрицы на фиг, 3 в, дает возможность применить преобразователь 1, идентичный преобразователю 2, для 30 строк в качестве кодирующего каскада для колонок. Возвращаясь к случаю матрицы выборок бхб, каскад кодирова- ния для строк служит для умножения каждой выборки строки, формируя ли нейную матрицу порядка 1 хб на общую матрицу множитель порядка бх 2, что каждую составляющую2 х 2, образующую матринтов", то можно эамелучаются одна из друановки. Преобразование, осуществляемое для матрицы на фиг. 3 а, вновь осуществляется для матрицы на фиг. 3 в, т.е, прямоугольник К, охватывающий шесть выборок, перемещается вдоль строки из положения Й ОО, когда он охватывает две нулевых выборки обрабатываемой строки - выборки 0 О, О и Ои выборки 02 б и ОЗО в положение Я 5. В6 действительности в запоминающий блок 11 поступают данные, считываемые построчно с матрицы на Фиг. 3 в, причем данные верхней и нижней строк запоминаются в регистрах 5, 6. 6 обеспечивает получение матрицы порядка 1 х 2 для каждой выборки строки. Все эти матрицы строк образуют результирующую матрицу порядка бх 2, Однако, когда получена матрица бх 2, т.е. когда средняя и правая матрицы перемножены между собой, остается еще процедура перемножения полученной результирующей матрицы на левую матрицу:Х ТГ Это умножение представляет собой операцию перемножения матрицы порядка 2 хб на матрицу порядка бх 2, что дает результирующую матрицу порядка 2 х 2, Удобно преобразовать матрицу ко эффициента О порядка бх 2 в матрицу 2 хб, и преобразовать общую матрицу- множитель порядка 2 хб в матрицу бх 2, что позволяет использовать тот же алгоритм умножения, который применен для преобразования строк и для преобразования колонок.Принимая, что преобразование матри ного произведения равно произведении преобразований, взятому в обратном по рядке, произведение может быть записано путем замены матрицы (1) матрицей ( 1) и матрицы (11) - матрицей (,П ) и изменением направления умноже нйя; Когда прямоугольник К перемещается вдоль четных строк матрицы на Фиг. 3 (белые квадраты), то вырабатываются коэфФициенты вида Ц 2 р , О,(2 р, при перемещении вдоль нечетных стРок (косая штриховка) - вырабатываютсякоэффициенты Ол,2 р 4 к 0+,яр+Матрица на Фиг. 3 г заполняется строка за строкой коэффициентами разного вида, причем первые, показанные знаком С), соответствуют виду 02 2 р вторые, показанные знаком Б 523 , соответствуют виду 02+1,2 р третьи, показанные знаком Юга , соответствуют виду О 22 р, и четвертые, показанные знаком ЕййЗ , соответствуют виду 0.;+,2 р+1В предложенном устройстве а- ются искажения при передаче е сигнала йзображения.ФОрмула изобретенияУстройство для передачи и приемакодированного сигнала изображения,содержащее на передающей стоРойе последовательно соединенные первый, второй идентичные преобразователи сигнала н блок сжатия сигнала, выход 5которого через канал связи подключенк приемной стороне, состоящей из последовательно соединенных третьего ичетвертого идентичных преобразователейсигнала, о т л и ч а ю щ е е с я тем 1 РУчто, с целью уменьшения искажений припередаче и приеме сигнала изображения,на йередающей стороне первый и второйпреобразователи сигналов содержат трирегистра, два блока сложения, два бло-Яка вычитания изапоминающий блок, приэтом вход .и выход первого регистраподключены соответственно,к первым ивторым входам первого блока вычитанияи первого блока сложения, выход каЖдого иэ которых соответственно через второй регистр и последовательно соеди-ненные третий регистр и второй блбк вычитания подключены соответственнок первому и второму входам второгоблока сложения, выход которого подключен к входу запоминающего блока,а на приемной стороне третий и четвертый преобразователи сигнала состоят иэ последовательно соединенныхпервого, второго и третьего регистров сдвига, двух блоков вычитания,двух блоков сложения и запоминающегоблока, йри этом вход первого регистра сдвига цодсоединен к первому входу,а выход третьего регистра сдвигаподключен к второму входу блока вычи-,тания,выход которого подключен к пернаму входу первого блока сложения через умножитель, к второму входу которого подключен выход первого регистра сдвига, при этом второй выходрегистра сдвига подключен к первымвходам соответственно второго блокасложенйя и второго блока вычитания,выход каждого иэ которых подключенсоответственно к первому и второмувходам запоминающего блока.784816о Ф О О О ф О О О О О.О ф Р О О О О О О О О О О О О О О О О ВНИИПИ. Заказ 8 б 15/69 Тираж 729 Подписное филиал ППЛ "Патент", г. Ужгород,ул.Проектная,4