Мультиплексный канал с динамическим распределением памяти

(51) М. Кл (3 ОВ Р 3/04 рисоединением заявкиГееудерстеене кащтет СССР ее делам азебретеея в аткрмтий23 Прио публикованоЖ 07,79,Бюллетень % 26 Дата опубликования описания 18,07,79 53) УДК 681. (О 88. 8) Авторызобретения А. й. йо Сухан Заявит АЛ С ДИНАМИЧЕСККИЕМ ПАМЯТИ ЬТИПЛЕКСНЫЙ РАСПРЩЕЛЕ при отказе одной илиек зон адресной памяти;при полном отказе основной пампри полном отказе адресной памНедостатком известного канадается то, что при работе в некоторжимах, в частности при режиме "Звпо цепочке данных",канал не можспечить непрерывного обмена инфоцией между машиной и внешнимистввми вследствиепериодически поющихся обращений к пентральнойтивной памяти за новым управляюш нескольких ятямяти.являь в устройвторяо Целью изобретения является увеличение коэффициента использования оборудо- вания и, как следствие этого, . обеспечение непрерывнопо обмена информацией между машиной и внешними устройствами.Поставленная цель достигается тею, что предлагаемый мультиплексный канал дополнительно содержит блок анализа ко личества непереданных байтов и сдвига- тель, причем два входа блока анализа Изобретение относится к цифровой вычислительной технике и может быть вопользовано для ввода-вывода информациии цифреььк вычислйтельных машинах исистемах.Известен мультиплексный канал по фавт. свид.526877, состоящий из блока сопряжения с центральным процес-,сором, блока сопряжения с центральной оперативюй памятью, регистра"подкаиала, регистра управления, регистра ии- тв формации, блока модификации, блока адресной памяти, преобразователякода адреса, регистра адреса свободной зоныосновной памяти, регистра адреса основ ной памяти, блока определения адресасвободной зоны основной памяти, блока резервной памяти, блока основной памяти, блока сопряжений с внешними устройсэмми и сохраняющий работоспособность по обслуживанию внешних устройств в следую 26 щих аварийных ситуацийх:при отказе одной или нескольких ячееж зон основной пвмяти МЛТЕНТЖ .;. "са;,;вб3непереденных байтов подключены соответственно к третьему выходу регистра управления и ко второму выходу блока ре-зервной памяти, первый и второй выходыблока анализа непереданных байтов подключены соответственно к четвертым входам блоков резервной памяти и сопряжения с центральной оперативной памятью,первый вход сдвигателя соединен с выходом блока основной памяти, второй вход 1 осдвигателя соединен с выходом блока модификации и вторым выходом регистра информации, третий вход,сдвигателя подключен к первому выходу регистра управления, четвертый вход сдвигатепя подключен квыходу регистра адреса основной памяти, выход сдвигателя соединенс входами блока основной памяти, регистра управления и регистра информации.На чертеже. приведена структурная . 20схема.мультиплексного кайала с динамическим распределением памяти.Здесь приняты следующие обозначения:1 - блок сопряжения с центральным процессором; 2 - блок сопряжения с центральной оперативной памятью; 3 - регистрподканала; 4 - регистр управления, фиксирующий ключ зашиты, адрес управляющего слова канала (ардес данных), кодоперации, флажки, счет данных; 5 - ре 30гистр информации; 6 - блок модификации,осуществляющий модифкацию адресапрограммы (данных и счета данных,7 - блок анализа количества непереданных байтов, фиксирующий количество непереданных байтов информации, находящихся"под управлением текущего управля-всего саова канала, 8 - блок адреснойпамяти, предназначенный для хранениятаблицы адресов зон основной памяти 40Мультиплексного канала и таблицы занятости (неисправности) этих зон; 9 - преобраэователь кода адреса, осуществляющий преобразование значений младших - "разрФов вдреса йз параллельного в пози 45циониый код 10 - регистр адреса свободной зоны основной памяти, 11 - регистр адреса основной памяти; 12 - блокрезервной памяти, состоящий из ассоциативной и информационной частей. Ассоциа 50тйЫйая часть "предназначена для храненияномеров (адресов) внешних устройств, аинформационйая часть - для хранения адрвсов зои основной (иди адресной) памяти, Каждой строке в ассоциативной части 55соответствует строка в информационнойчасти резервной памяти. Кроме того, однобитовая область блока резервной памяти 4отведена для хранения признака наличия предвыбранного слова; 1.3 - блокопределения адреса свободной зоны основной памяти; 14 - сдвигатель, .обеспечивающий сдвиг информации влево и вправо 15 - блок основной памяти; 16 - блок сопряжения с внешними устройствами.Инструкция состоит из 32 разрядов 0-311 (разряды 0-7 - код конструкции, разряды 16-18-адрес канала, разряды 24-31-адрес внешнего устройства) .Адресное слово канала содержит 32 разряда ),О(разряды 0-3-ключ защиты, разряды .8-3 1-адрес управляющьго слова канала).Управляющее слово канала состоит из64 разрядов О(разряды 0-7-код операции, разряды 8-31-адрес данных, разряды 32-3 б-флажки, разряды 47-63- счет данных).При поступлении от процессора в канал.инструкции "Начать ввод-вывод" блок 1 сопряжения с центральным процессором выдает признак инструкции и код номера внешнего устройства для фиксации на регистре 3 подканала. Через блок 2 сопряжения с центральной оперативной памятью производится прием в канал адресного слова канала и по нему - управляющего слова канала с фиксацией. управляющей информации подканала на регистре 4 управления, Модификация адресов центральной оперативной памяти осуществляется блоком 6 модификации.Для промежуточного хранения управляющей информации подканала в блоке 15 основной памяти отводится зона. Адрес этой зоны хранится в блоке 8 адресной памяти. Поиск свободной зоны ведется блоком 13 определения адреса свободной зоны основной памяти с использованием преобразователя 9 кода адреса и регистров 10 и 11.Для плотного заполнения основной па. мяти каждая зона области управляющей информации разделяется на подзоны 1-го и 2-го типов. Подзоны 1-го типа образуют область основной памяти, предназначенную для хранения восьми байтовых слов, а подзоны 2-го типа - четырех байто-. вых слов управляющей информации. Адрес подзоны 1 го типа формируются блоком 13 определения адреса свободной зоны осювиой памяти из признака типа подзоны (нулевой разряд адреса) ащреса зоны (разряды 1-7), адреса первогобайта в зоне (разряды 8-10) и трансфор мируются в адрес подзоны 2-го типа пу01 О тем сдвига вправо нв один разряд и изменения признака типа подзоны.Управляющая информация записывается .в подзону основной памяти через сдвигатель со сдвигом иа четыре байта вправоесли адрес подзоны кратен четырем (нули в двух младших разрядах) и без сдвига, если адрес кратен восьми (нули втрех младших разрядах). ОблаСть данных делится на левую и правую части. 1Память с ыириной выборки восьми байтовсодержит в левой части области данныхвосьми групп ячеек. Первая группа ячеек предназначена для хранении восьми .однобайтовых слов, вторая - для хранения восьми двухбайтовых слоев и т. д.Правая часть области данных содержитгруппы ячеек, которые предназначеныдля хранения слов с количеством байтов, дополняющих слова из ячеек правой гчасти области данных до полной ширинывыборки восьми байтов. Первая группаячеек правой части хранит восемь семибайтовых слов, вторая группа - восемьшестибайтовых слов и т. д. Ячейка адресуется семиразрядным кодом. Старшийразряд кода адреса определяет признаклевой или правой части области данных,следующие три разряда определяют кож- чество байтов в слове ячейки, младшиетри разряда определяют номер ячейки вгруппе ячеек одного типа,При выполнении операции Читать ф канал иэ интерфейса на регистр 5 информации принимае г байт данных. Длинаслов обмена с внешними устройствамиодин байт. Содержимое счетчика байтовв слове увеличивается на единицу и про-изводится поиск ячейки области данныхблока 15 для записи этого байта дан-ных.Для промежуточного хранения данных,относящихся к определенному внешнему. устройству, в блоке 15 выделяется ячейка области данных с числом байтов, соответствующим номеру принимаемого илипередаваемого байта данных, Например,принят второй байт данных. Совместно спервым байтом, извлеченным из одйобайтовой части памяти, двв байта этогоподканала помещаются в одну из свободных ячеек двухбайтовой части областиданных блока 15 основной памяти.При аварийном переполнении всей области данных основной памяти (нет свободных ячеек с числом байтов, необходи-.мых для размещения. данных, и большим)предусмотрена зались неюлных слов и 6центральную оперативную памятьЭтимисключаются потери информации в аварийных ситуациях.При обнаружении искомой ячейки производится запись принятых (непереданных)байтов данных в эту ячейку области данных блока 15 через сдвигатель 14, который осуществляет сдвиг содержимого регистра 5 при наличии признака в старшем разряде адреса ячейки, соответствующего размещению данных в правой частиобласти данных блока 15.Считывание данных при передаче их вцентральную оперативную память осушест вляется нв регистр 5 через сдвигвтель14 со сдвигом на четыре байта влево,если в старшем разряде адреса ячейкиприсутствует признак правой части, и без сдвига, если признак отсутствует,При отказе блока 8 адресной памяти ее функции полностью перекладываютсяна блок 12 резервной памяти, При отказе же отдельных ячеек зон блока 8 неисправная ячейка заменяется исправнойячейкой блоха 12. В ассоциативной части резервной памяти запоминается адрес внешнего устройства (неисправной ячейки адресной памяти), а в информационной части - адрес отведенной этому внешнему устройству зоны основной памяти,Это свойство резервной памяти используется при полном отказе блока 15 основной памяти. В этом случае адресная па мять разбивается на зоны с объемом, достаточным для хранения управляющей и передаваемой информации, размещенной в блоке 15, и используется для ее хранения, а резервная память используется для хранении адресов зон, размещенных в вдресной памятиПри выполнении операции "Писать" канал читает на регистр 5 информации из центральной оперативной памяти через блок 2 слово данных. Затем через блск 16 сопряжения с внешними устройствамивнешнему устройству выдается байт данных, содержимое счетчика байтов в слове уменьшается на единицу и непередан ные байты через сдвигатель 14 записываются в соответствующую ячейку области данных блока 15, Для передачи следующего байта данные считываются из блока 15 через сдвигатель 14 на регистр 5.,После пересылки кода операции внешнему устройству и окончания обмена слу жебной информацией между каналом и внешним устройством при условии, что имеет место операции писать" и наличия674010 7флажка фцепочка данных, включаетсяблок 7 анализа непереданних байтов, фиксируя количество непереданных байтог,(й ). При условии, что а 4 8 в оанобитовую область блока 12 резервной памяти,где хранится признак наличия предвыборного слом, подается соответствующийсигнал.,Из,:блока 7 управляющий сигнал, сигнализирующий о наличии предвыбранного1 Ослова, поступает на вход блока 2. Поддействием этого сигнала из центральной1 оперативной памяти пб адресу, пришедшему.из блока 6 модификации, на регистр 4 управления предвыбирается новое управляющее слово канала (УСК). Оно.записывается в подзону основной памятичерез сдвигатель 14 со сдвигом на четыре байта вправо, если адрес подзоны кратен четырем (нули в двухмладших раз 20рядах), и без сдвига, если адрес кратенвосьми (нули в трехмладших разрядах),При передаче йоследнего байта информации, находящегося под управлениемтекущего УСК, предвыбранное УСК через 25двигатель 14 считывается на регистр4 со сдвигомна четыре байтавлево, если адрес подзоны кратен четырем, и безсдвига, еслй адрес подзоны кратен восьми, оПрименение предлагаемого изобретенияПОвыщаеткоэффициент использования оборудования канала, обеспечйвает непрерыв". ный обмен информацией между машиной ивнешними устройствами при работе кана ла в режиме "Запись по цепочке данныха также плотное заполнение основной памяти без увеличения общего количестваиспользуемого оборудования. Формула изобретения Мультиплексный канал с динамическимраспределением памяти по авт, свид.Мо 526877, отличающийсятем, что с целью повышения коэффициента использования оборудования, он дополнительно соддржит блок подсчета количества непереданных байтов исдвигатель,причем два входа блока подсчета непереданных байтов подкщочены соответственнок третьему выходу регистра управленияи ко второму выходу блока резервной памяти, первый и второй вь 1 ходы блокайодсчета непереданных байтов подключещл соответственно к четвертым входамблоков резервной памяти и сопряжения сцентральной ойеративной памятью, первйй вход сдвигателя соединен с выходомблока основной памяти, второй вход сдвигателя соединен с выходом блока модификации и Ьторим выходом регистра информации, третий вход сдвигателя подключенк первому выходу регистра управления,четвертый вход сдвигателя подключен квыходу регистра адреса основной памяти,выход сдвигателя соединенс входами блока основной памяти регистра управленияи регистра информации,Д 74010 ставитель А. Барановхред Ъ. Чужик бин Редактор орректор О, Ковин Заказ 4079/ писное СССР илиал ППП фПатент", г, Ужгород, ул. Проектн 45 Тираж 779БНИИПИ Государственного комитпо делам изобретений и откр 13835, Москва, Ж-Э 5, Раушска ийна 6., д. 4/5