Мультиплексный канал

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическикРеслублик в 824183Опубликовано 23.04.81. Бюллетень15Дата опубликования описания 04.05.81 де делам изобретений и открытий(54) МУЛЬТИПЛЕКСНЫЙ КАНАЛ Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах для ввода-вывода информации.Известны мультиплексные каналы для обмена данными между оперативным запоминающим устройством цифровой вычислительной машины г устройствами ввода-вывода, содержащее блоки сопряжения с центральным процессором, оперативной памятью и внешними устройствами, регистры подканала, управления и информации, блоки модификации адресов, блок местной памяти и блок контроля интерфейса 11.Недостаток этих каналов состоит в больших аппаратурных затратах.Наиболее близким к данному изобретению по технической сущности является мультиплексный канал, содержащий блок сопряжения с процессором, выход которого соединен с первым входом регистра управления, второй вход которого соединен с пер-, вым входом регистра информации и выходом блока сопряжения с внешними устройствами, вход которого соединен с первым и третьим выходами регистра управления, первым выходом регистра информации и первыми выходами блока сопряжения с процессором и блока местной памяти, второй вход которого через блок управления обращениями соединен со вторым выходом регистра управления, третий выход которого через блок модификации адресов и счета данных соединен с третьим входом блока местнои памяти, и первым входом блока сопряжения с оперативной памятью, второй вход которого соединен с выходом блока местной памяти, с третьим входом регистра 1 О управления и вторым входом регистра информации; третий вход которого соединен с выходом блока сопряжения с оперативной памятью и с четвертым входом регистра управления, второй выход которого соединен с третьим входом блока местной памяти 2.Недостатком этого канала являются значительные аппаратурные затраты. В частности, в канале местная память предназначена для храненйя управляющей информации: адресного слова канала и управляю О щего слова канала и буферизации данныхдля каждого из устройства ввода-вывода, подключенного к каналу. Отказ местной памяти приводит к полному отказу канала.Кроме того, в случаях, когда к кааналуподключено число внешних устройств (ВУ), меньшее максимально допустимого, значительная часть местной памяти в работе не участвует.Цель изобретения - сокращение объема оборудования канала и повышение надежности работы.Поставленная цель достигается тем, что в мультиплексный канал, содержащий блок сопряжения с процессором, первые вход и выход которого являются соответственно первыми входом и выходом канала, а вторые вход и выход - подключены соответственно к первым выходу и входу регистра управления, вторые выход и вход которого соединены соответственно с первыми входом и выходом блока сопряжения с внешними устройствами, вторые вход и выход которого являются вторыми входом и выходом канала, а третий вход и первый выход - подключены соответственно к первым выходу и входу регистра информации, соединенного вторыми входом и выходом соответственно с первыми выходом и входом блока сопряжения с оперативной памятью, вторые вход и выход и третий выход которого являются соответственно третьими входом и выходом и четвертым выходом канала, а первые выход и вход - подключены соответственно к третьим входу и выходу регистра управления, четвертым выходом соединенного со входом блока модификации адреса и счета данных, введен блок формирования исполнительного адреса, причем выходы блока модификации адресов и счета данных подключены соответственно к четвертому входу регистра управления и первому входу блока формирования исполнительного адреса, второй, третий и четвертый входы и выход которого соединены соответственно с первым входом пятым выходом и вторым входом регию:ра управления и третьим входом блока напряжения с оперативной памятью, а также тем, что блок формирования исполнительного адреса содержит два элемента ИЛИ регистр базового адреса и сумматор, подключенный первым входом через регистр базового адреса ко второму входу блока, вторым входом - через первый элемент ИЛИ к третьему и четвертому входам блока, а выходом - к первому входу второго элемента ИЛИ, второй вход выход которого являются соответственно первым входом и выходом блока.Введение блока формирования исполнительного адреса позволяет отказаться от местной памяти канала и разместить управляющую информацию в оперативной памяти процессора. Адреснь 1 е слова канала размешаются в ячейках оперативной памяти с адресами, представляющими сумму базового адреса, поступающего в канал из процессора и номера устройства ввода-вывода. Управляющие слова канала размещаются в ячейках оперативной памяти с адресами, ука занными в адресных словах, а данные размещаются в ячейках с адресами, указаннымив управляющих словах.На фиг. 1 приведена блок-схема мультиплексного канала; на фиг. 2 - функцио-нальная схема блока формирования исполнительного адреса,Канал содержит блок 1 сопряжения спроцессором, блок 2 сопряжения с оперативной памятью, регистр 3 управления, блок 4формирования исполнительного адреса, регистр 5 информации, блок 6 модификации10 адреса и счета данных, блок 7 сопряженияс внешними устройствами.Блок формирования исполнителыого адреса содержит регистр 8 базового адреса,первый элемент 9 ИЛИ, сумматор 10, второй элемент 11 ИЛИ, входы 12 - 15 и вы 15ход 16.На вход 12 поступает адрес управляющего слова канала и адрес данных, на вход 13базовый адрес, на входы 14 и 15 - номервнешнего устройства из регистра управле 20 ния и из блока сопряжения с внешними устройствами. На выходе 16 формируется исполнительный адрес.Устройство работает следующим образом.Базовый адрес поступает в канал привключении системы и меняется по инициативе процессора в случаях неисправности всоответствующем блоке оперативной памятипроцессора,Работа канала начинается с полученияЗ 0 от процессора инструкции, которая приходит-на блок сопряжения с процессором. Инструкция состоит из 32 разрядов (разряды1 - 8 - код инструкция, разряды 17 - 19 -адрес канала, разряды 25 - 32 - адресвнешнего устройства), Адрес внешнего устМ ройства запоминается в регистре 3 управления и по адресу внешнего устройства через блок 7 производится начальная выборкавнешнего устройства. Одновременно адресвнешнего устройства поступает в блок 4формирования исполнительного адреса, где40 происходит суммирование адреса внешнегоустройства с хранящимся там базовым адресом. По полученному адресу через блок 2сопряжения с оперативной памятью выбирается адресное слово кацала (АСК), кото 45 рое содержит адрес управляющего словаканала (УСК) (разряды 1. - 16). АСК фиксируются в регистре 3. Далее по адресу,содержащемуся в АСК, через блоки 4 и 2из оперативной памяти выбирается управляющее слово канала состоящее из 64 раз 59 рядов (разряды 1 - 16 - счет данных, разряды 17 - 32 - адрес данных, 33 - 48адрес перехода, 49 - 56 - признаки, 57 -64 - код операции).УСК фиксируется в регистре 3. Код операции через блок 7 поступает во внешнееустройство и, если внешнее устройство готово выполнить операцию, начинается процедура обмена данными. По адресу данных,содержащемуся в УСК, через блок 2 изоперативной памяти поступает информационное слово и фиксируется в регистре 5 информации. При операции Писать, байт данных с регистра 5 через блок 7 поступает во внешнее устройство (ВУ). Одновременно блоком 6 производится модификация адреса данных и счета данных, При операции Читать байт данных из внешнего устройства поступает через блок 7 в регистр 5, и блок 6 производит модификацию адреса и счет данных.По окончании обмена байтом данных модифицированное УСК и АСК из регистра 3 управления, слова данных из регистра 5 через блок 2 передаются в оперативную память. Дальнейшее обслуживание внешнего устройства по обмену данными производится по сигналу Требование абонента, поступающему на блок 7 из внешнего устройства. По этому сигналу канал производит выборку внешнего устройства, в процессе которой из внешнего устройства на блок 4 поступает адрес выбранного ВУ. В блоке 4 адрес ВУ суммируется с хранящимся там базовым адресом и по результирующему адресу из оперативной памяти через блок 2 производится считывание соответствующего АСК. Далее процесс обмена байтом данных осуществляется в такой же последовательности, как было описано выше.Таким образом, предлагаемое изобретеЬе имеет более высокую надежность по сравнению с известными за счет исключения из состава канала местной памяти, отказ которой в прототипе приводит к полному отказу канала и возможности размещения адресных слов канала в любом блоке оперативной памяти процессора.Формула изобретения1. Мультиплексный канал, содержащий блок сопряжения с процессором, первые вход и выход которого являются соответственно первыми входом и выходом канала, а вторые вход и выход - подключены соответственно к первым выходу и входу регистра управления, вторые выход и вход которого соединены соответственно с первыми входом и выходом блока сопряжения с внешними устройствами, вторые вход и выход которого являются вторыми входом и выходом канала, а третий вход и первый выход -подключены соответственно к первым выходу и входу регистра информации, соединенного вторыми входом и выходом соответственно с первыми выходом и входом блока сопряжения с оперативной памятью, вторые вход и выход и третий выход которого ф являются соответственно третьими входоми выходом и четвертым выходом канала, а первые выход и вход - подключены соответственно к третьим входу и выходу регистра управления, четвертым выходом сое-диненного со входом блока модификацииадреса и счета данных, отличающееся тем, что, с целью сокрашения объема оборудования, в канал введен блок формирования исполнительного адреса, причем выходы блока модификации адресов и счета данных Зподключены соответственно к четвертомувходу регистра управления и первому входу блока формирования исполнительного адреса, второй, третий и четвертый входы и выход которого соединены соответственно с пер- И вым входом пятым выходом и вторым. вхоЪдом регистра управления и третьим входом блока сопряжения с оперативной памятью,2. Канал, отличающийся тем, что блокформирования исполнительного адреса содержит два элемента ИЛИ, регистр базощ вого адреса и сумматор, подключенный первым входом через регистр базового адреса ко второму входу блока, вторым входом - через первый элемент ИЛИ к третьему и четвертому входам блока, а выходом - к первому входу второго элемента ИЛИ, вто- З рой вход и выход которого являются соответственно первым входом и выходом блока. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР561955, кл. б 06 Р 3/04, 1975.2. Авторское свидетельство СССР525079, кл. б 06 Р 3/04, 1973 (прототип).Фиг.З Составитель В. Вертлиб Редактор Т. Киселева Техред А. Бойкас Корректор Ю. Макаренк Заказ 2111/70 Тираж 745 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д, 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4