Устройство для автоматического выбора квадранта и фазирования сигнала

О П И С А Н И Е (11)67 О 9 О 5ИЗОБРЕТЕНИЯТВУ Союз Советских Социалистических РеспубликщГ К АВТОРСКОМУ СВИДЕТЕЛЬС ополнительное к ав(43) Опубликовано 30.06.79, Бюллетень24 СССР ло делам изебретеиий и открытий(72) Авторы изобретения (71) Заявител А. Грачева, В, В. Кипаренко и М, П. Сложеник ОГО ВЫБОРАИГНАЛА ТОМАТИЧИРОВАНИЯ(54) УСТРОЙСТВО ДЛЯ КВАДРАНТА И ф длядерж Изобретение относится х области электроизмерительной техники и предназначенодля использования в широкополосных фазовых корреляторах и фазочувствительныхвольтметрах,5Известно устройство для выбора квадранта и фазирования сигнала, содержащеекоррелятор, инверторы, линии задержки,усилители, триггеры 1 Ц Недостатком такого устройства является низкая точность фазирования.Известно также устройство, предназначенное для выбора квадранта и фазирования сигнала, представляющее собой фазовый коррелятор, состоящее из блоков для.получения входного и эталонного сигналов,дифференциальных компараторов, обнаруживающих нулевой потенциал, линий задержки, инвертора, дифференциальных усилителей и триггеров 2.ЮНедостатком этого устройства являетсяотсутствие автоматичеокого фазнрованиясигнала и получения сигнала в двух жвадрантах.Целью изобретения является автомати- Бзация фазирования, получение сигнала вдвух квадрантах и повышение точности.Это достигается тем, что в устройствоавтоматического выбора квадранта, соащее два блока запрета, блок управ- з 0 ления, выход которого соединен с первыми входами первого и второго элементов совпадения, соединенных своими выходами со входом первого и второго триггеров, выходы которых соединены с первым и вторым входом блоха распределения сигналов соответственно, первый фазорасщепитель, выходы которого соединены соответственно со входами первого и второго усилителя-формирователя, введены первый и второй блоки совпадений, блок запрета срабатывания по заднему фронту, третий и четвертый элементы совпадения, третий, четвертый и пятый триггеры, блок запрета срабатывания по заднему фронту, блок распределения сигналов, первый и второй управляемые переключатели, блоки фазового компарирования отставания и опереженения, блок выработки сигнала окончания подстройки фазы, первая и вторая сборки элемента сигналов, первый и второй счетчики, первый и второй управляемые делители, сумматор и второй фазорасщепитель, причем первый и второй выходы второго фазорасщепител; соединены с первыми входами первого и второго управляемых делителей, соединенных своими выходами соответственно с первым и вторым входами сумматора, выход которого соединен со входом первого фазорасщепителя; выходы первого и второго усилителя-преобразователя соединены соответственно с первыми входами первого и второго блока совпадений, вторые входы которых соединены со вторым выходом блока управления, выход перьвого блока совпадений соеди ен с третьим входом блока распределения сигналов, с входом первого блока запрета, со вторым входом первого элемента совпадения и с третьим входом т тьего элемента совпадения, первый вход которого соединен со входом блока запрета срабатывания по заднему фронту, а второй вход соединен с выходом второго блока совпадений, со входом второго блока запрета, с четвертым входом блока распределения сигналов и со вторым входом второго элемента совпадения, третий вход которого соединен с выходом первого блока запрета, с пятым входом блока распределения снг налов и со вторым входом четвертого элемента совпадения, соединенного своим первым входом со входом блока запрета срабатывания по заднему фронту, а своим третьим входом с выходом второго блока запрета, третьим входом первой схемы совпадения и шестым входом блока распределсния сигналов, выходы третьего и четвертого элементов совпадения соединены соответственно со входами третьего и четвертого триггеров, выходы которых соединены с седьмым и восьмым входами блока распределения сигналов, первый выход которого соединен с первым входом первого управляемого переключателя и со вторым входе, второго управляемого переключателя, а второй выход соединен с первым входом второго управляемого переключателя и со вторым входом первого управляемого переключателя, третьи входы управляемых переключателей соединены с выходом пятого триггера и с первым входом блока выработки сигнала окончания подстройки фазы, выход первого переключающего блока соедвнен с перовыми входами блоков фазового компарирования отставания,и опережения, вторые входы которых соединены с выходом схемы запрета срабатывания по заднему фронту и со вторым, входом блока выработки сигнала окончания подстройки фазы, третий вход которого соединен с выходом блока фазового комларирования отставания и первым входом первого элемента ИЛИ, а четвертый вход соединен с выходом блока фазового компарирования опережения и с первым входом второй сборками сигна,лов, выход блока выработки сигнала окоычания подстройки фазы соединен со спорыми выходами первой и второй сборки сигналов, выходы которых соединены соответственно со входами первого и,второго счетчика, соединенных соответственно своими первыми входами со вторыми входами первого и второго делителя, а вторые входы счетчиков соединены с первым и,вторым .,ходами пятого триггера соответственно,5 О 15 20 95 зо зз 40 45 50 60 65 при этом первый, второй, третий и четвег тый входы блока запрета срабатывания по заднему фронту соединены соответственно с четвертыми входами элементов совпадения.1-а чертеже приведена блок-схема предлагаемого устройства.Устройство содержит первый и второй блоки совпадений 1 и 2, первый и второй блоки запрета 3 и 4, блок управления 5, блок запрета срабатывания по заднему фронту б, первый, второй, третий и четвертый элементы совпадения 7 - 10, первый, второй, третий и четвертый триггеры 11 - 14, блок запрета срабатывания по заднему фронту 15, блок распределения сигналов 16, первый и второй управляемые переключатели 17 и 18, блок фазового компарирования отставания 19, блок фазового компарирования опережения 20, блок выработки сигнала окончания подстройки фазы 21, первую и вторую сборки сигналов 22 и 23, триггер переполнения 24, первый и второй счетчик 25 и 2 б, первый фазорасщепитель 27, первый и второй управляемые делители 28 и 29, сумматор 30, второй фазорасщепитель 31, усилителями-формирователи 32 и 33,Устройство работает следующим образом.В начале работы устройства по сигналу сброс все триггеры устанавливаются в нулевое положение. На вход первого фазорасщенителя 27 подается опорное нагряже-н О Напржения с 11 и У 2 на выходе равны между собой по амплитуде и сдвинуты относительно друг друга на 90. Коэффициент передачи дискретных делителей переменного напряжения 28 и 29 при си;нале сброс равен 1 и напряжении У и Ь 2 без изменения проходят на вход сумматора 30, осуществляющего геометрическое сложение .екторов входных напряжений. Выход сумматора соединен со входом второго фазоращепителя 31, выполняющего такие же функции, что и первый фазоргсщепитель 27, т. е, напряжение У и с/2 сдви. нуты одно относительно другого на 90. К выходам фазорасщепитедя 31 подсоединены усилители-фор,мирователи 32 и 33, которые преобразуют синусоидальные напряжения в напряжения прямоугольной формы. Выходы усилителей-формирователей 32 и 33 соединены с первыми входами блоков совпадения 1 и 2, Входное напряжение Осип, поступает на блок управления 5,По команде начало работы в блоке управления 5 формируется команда разрешение, поступающая на вторые входы блоков совпадений 1 и 2, одновременно формируется узкий сгробирующий импульс Остр,м по переднему фронту У,ппоступающий на первые входы элементов совпадения 7, 8, 9, 10. Для устранения ложного срабатывания блоков фазового компарирования 19, 20 и устройства выработки сигнала окончания подстройки фазы 21 по заднему фронту сиг1 О 15 20 нала Устроб проходит через схему запрета срабатывания по заднему фронту б. По сигналу разрешение напряжение с выходов усилителей-формирователей 32 и 33 через блоки совпадения 1 и 2 и блоки запрета 3 и 4 поступает на вторые,и третьи входы элементов совпадения 7 - 10, а также на входы блока распределения сигналов 16. При совпадении сигналов на первых, вторых и третьих входах одного из элементов совпадения 7, 8, 9 или 10 включается один из триггеров выбора квадрантов 11, 12, 13 или 14, соответствующей,квадранту, в котором находится 0 относительно И и У 2. При срабатывании одного из триггеров 11, 12, 13 или 14 блок запрета 15 блокирует элементы совпадения 7, 8, 9 и 10, чтобы устранить срабатывание триггеров 11, 12, 13 или 14 в процессе фазирования. Выходы тр 1 иггеров П, 12, 13 или 14 соединены с первыми входами блока распределения сигналов 16. Напряжения Уи Ус выхода блока 1 б поступают на входы управляемых переключателей 17 и 18, выходное напряжение переключателя 17 О,ф совпадает по фазе с напряжением сигнала У,:,ф, а выходное напряжение переключателя 18 О,. отстает от У,ф на 90,Выход управляемого переключателя 17 соединен с перными входами блоков фазового компарирования 19 и 20. Если сигнал на входе строба компаратора 19 11 р,- отстает от У,иф, поступающего на другой вход 19 от 0 до 45 эл. град. на выходе компаратора появляются импульсы, которые через сборку сигналов 23 поступают на вход счетчика 2 б. Двоичный код со счетньгх 1 выходов счетчика 2 б поступает на управляющие входы делителя переменного напряжения 28, при этом на выходе делителя соответственно изменяется амплитуда напряжения 1.11,КОГда СИГНаЛЫ Устроб И 11 сццф СОВПадут начнет работать фазовый компаратор опережения 20, т. е. на выходе компаратора 20 появится импульс, который поступит на второй вход блока,выработки сигнала окончания подстройки фазы 21, на выходе этого блока появляется сигнал, запирающий сборки 22 и 23, При этом Уф совпадает с У а У отстает от Уф на 90 эл. град.При фазовом сдвиге между с 1 ф и 11 стр,б от 45 эл. град. до 90 эл, град. на входах компаратора 19 схема работаег также, как и в случае фазового сдвига между Осиф и Ссроо от 0 до 45 эл. град. Однако, даже при полностью включенном делителе 28 Уф и У,б не могут совпадать и на выходе переноса счетчика 2 б появляется импульс, который вкл 1 очает тр 11 ггер переполнения 24 и блок 21 устанавливается в исходное положение; на выходе переключателя 17 напряжение Г 1,ф совпадает с напряжением У, на выходе пере 25 30 З 5 40 45 50 55 60 55 гключателя 18 напряжение Г 1 совпадает с напряжением 11, В этом случае начинает работать блок фазового компарирования опережения 20 и импульсы через сборку 22 поступают на вход счетчика, изменяя амплитуду напряжения на выходе управляемого делителя переменного напряжения 29. При совпадении с 1,.ф и У,арроб начинает работать фазовый компаратор 19, и блок выработки сигнала окончания подстройки фазы 21 запрещает прохождение импульсов через сборки 22 и 23. При этом Усинф совпадает с У а Г.г отстает от Успнф на 90 эл. град. Применение изобретения позволяет повысить точность, производить автоматизацию фазирования и получение сигнала в двух квадрантах. Формула изобретения Устройство для автоматического выбора квадранта, содержащее два блока запрета, блок, правления, выход которого соединен с первыми входами первого и второго элементов совпадения, соединенных своими выходами со входом первого и второго триггеров, выходы которых соединены с первым и вторым входом блока распределения сигналов соответственно, первый фазорасщепитель, выходы которого соединены соответственно со Входами первого и второго усилителя-формирователя, о тл и ч а ю щ е е с я тем, что, с целью автоматического фазироВания, получения сигнала в двух квадрантах и повышения точности, в него введены первый и второй блоки совпадений, блок запрета срабатывания по заднему фронту, третий и четвертый элементы совпадения, третий, четвертый ц пятый триггеры, блок запрета срабатывания по заднему фронту, блок распределения сигналов, первый и второй управляемые переключатели, блоки фазового компарирования отставания и опере- :кения, блок выработки сигнала окончания подстро 11 ки фазы, первая и вторая сборки элемента сигналов, первый и второй счетч 1 ли, первый и второй управляемые делители, сумматор и второй фазорасщепитель. причем первый 11 вгоро 11 выходы второго фазорасщепителя соединены с первыми входами перзого и второго управляемых делителей, соединенных своими выходамги соответственно с первым и вторым входамп сумматора, выход которого соединен со вхо"ом первого фазорасщепптеля, выходы пер-Ого и Второго усилителя-преобразователя соедгинены соответственно е первыми входа- :, 1 пер".Ого и второго блока совпадений, втор:; входы которых соединены со вторым Вьходе;. Олскз упраВлен 1151, Выход перВого бзок совпадений соединен с третьим вхо-Ом блока распределения сигналов, с входом первого блока запрета, со вторым вхо15 СССР 35 дом первого элемента совпадения и с треть - пм входом третьего элемента совпадения, первый вход которого соединен со входом блока запрета срабатывания по заднему фронту, а второй вход соединен с выходом второго блока совпадений, со входом второго блока запрета, с четвертым входом блока распределения сигналов и со вторым входом второго элемента совпадения, третий вход которого соединен с выходом первого блока запрета, с пятым входом блока распределения сигналов и со вторым входом четвертого элемента совпадения, соединенного своим первым входом со входом блока запрета срабатывания по заднем фронту, а своим третьим входом с выходом второго олока запрета, третьим входом первой схемы совпадения ы шестым входом блока распределения сигналов, выходы третьего и четвертого элементов совпадения соединены соответственно со входами третьего и четвертого триггеров, выходы которых соединены с седьмым и восьмым входами блока распределения сигналов, первый выход которого соединен с первым входом первого управляемого переключателя и со вторым входом второго управляемого переключателя, а второй выход соединен с первым входом второго управляемого переключателя и со вторым входом первого управляемого переключателя, третьи входы управляемых переключателей соединены с выходом пятого триггера и с первым входом блока выработки сигнала окончания подстройки фазы, выход первого переклю 5 20 25 чающего блока соединен с первыми входами блоков фазового компарирования отставания и опережения, вторые входы которых соединены с выходом схемы запрета срабатывания по заднему фронту и со вторым входом блока выработки сигнала окончания подстройки фазы, третий вход которого соединен с выходом блока фазового компарпрования отставания и первым входом первого элемента ИЛИ, а четвертый вход соединен с выходом блока фазового компарнрования опережения и с первым входом второй сборки сигналов, выход блока выработки сигнала окончания подстройки фазы соединен со вторыми выходами первой и второй сборки сигналов, выходы которых соединены соответственно со входами первого и второго счетчика, соединенных соответственно своими первыми входами со вгорымн входами первого и второго делителя, а вторые входы счетчиков соединены с первым и вторым входами пятого триггера соответственно, при этом первый, второй, тров тпй и четвертый входы блока запрета срабатывания по заднему фронту соединены соответственно с четвертыми входами эл;. - ментов совпадения. Источники информации, принятые вовнимание при экспертизе: 1. Лвторское свидетельство331333, кл. 6 01 К 25/00, 1969,2. Патент США3737771, кл. 324-183 Л,1973.670905 Состагитсль М. Барашков Текред А. Камыш ни кова Корректор С. файн Редактор М. Трофимова Тип. Харьк. фил. пред. Патент Заказ 458/835 Изд. М 379 Тираж 1089 Годписное НПО Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж 35, Раушская наб, д. 4/5