Устройство для сопряжения цифровой вычислительной машины с внешними устройствами

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 040 06 Г МИТЕТТНРЫТИЯМ ГОСУД АРСТВЕННЫИПО ИЗОБРЕТЕНИЯМ ИПРИ ГКНТ СССР с Г САНИЕ ИЗОБРЕТЕНИ(57) Изоб относится к вычис - и может быть испол етен техн тельных комплексах,я - повышение достоустройства. Это досем в каждый блоквторого элемента НЕмента И. 5 ил,вано в вычи ретениаботыведениойств а ель нзоб ерности р тигаетс и устр тверто го эл и 1,ину синхронизации пассивного устро ства "КСИП" шину требования "КТПР и шину предоставления прерывания "К 1 ПР", группу приемопередатчиков 3, количество которых равно количеству шин "КДА", каждый приемопередатчик 3 содержит передающий 4 и приемный 5 ключи (по отношению к ЭВМ), регистр 6 адреса, первый дешифратор 1 адреса, второй дешифратор 8 адреса, формирователь 9 одиночных импульсов, триггер 10, элемент ИЛИ 11, элемент ИЛИ 2, элементы И 13 и 14, элемент ИЛИ 15, элемент 16 запрета, счетчик 17 импульсов, шину 18 тактовых импульсов "ТИ", элемент И 19, группу 20 шин данных, количество которых равно разрядности процессора, первую 21 и вторую 22 группы адресных шин (произведение количества шин в группе 21 на количество шин в группе 22 не должно быть меньше общего количества возможных адресов в устройстве), шину "Ввод" 23, шину "Вывод" 24, шину 251 11 разрешения формирования сигнала СИП лена блок-схема - функциональываний; на ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР9 1211744, кл, С 06 Р 13/34, 1984 Изобретение относится к вычислительной технике, может быть использовано для сопряжения ЭВМ с магистральной организацией интерфейса, например ЭВМ "Электроника 60" с внешними устройствами, и является усовершенствованием устройства по авт.св. М 1211744.Цель изобретения - повышение достоверности работы устройства.На фиг,1 представустройства; на фиг,2ная схема блока прерфиг.3 - 5 - временные диаграммы работы устройства.Устройство (фиг.1) содержит процессор 1, канальные шины 2, содержащие группу двунаправленных шнн адреса "Данных КДА", количество которых равно разрядности процессора, шину синхронизации активного устройства "КСИА", шину ввода данных в ЭВМ "Кввод", шину вывода данных из ЭВМ во внешнее устройство "Кввод", шину обращения к внешнему устройству "КВУ",2СТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРО ТЕЛЬНОЙ МАШИНЫ С ВНЕШНИМИгруппу шин Тотовность" 26, количество которых равно количеству возможных внешних прерываний, элементы И 27и 28, регистр 29 защиты, группу элементов И 30, количество которых равно количеству шин 26, блок 31 прерываний, элемент И 32, элемент НЕ 33,группу элементов И 34, количество которых равно количеству шин 26, группу элементов И 35, количество которых равно разрядности двоичного кодаадреса вектора прерывания, К блоков36 связи, в состав каждого из которых входят регистр 37 приема, регистр 1538 передачи (по отношению к внешнемуустройству), элементы И 39-41, элемент НЕ 42, группа элементов И 43,количество которых равно разрядности.регистра 38 и не превышает разрядности процессора, триггер 44 готовности, группа шин 45 для подачи информации на входы регистра 38, шина 46для управления записью информации врегистр 38, элемент НЕ 47 и элемент 25И 48,Блок 3) прерываний (фиг,2) содержит коммутатор 49, триггеры 50 и51, элемент И 52, счетчик 53 импульсов, группу входных 54 и группу, выход ных 55 шин, входные управляющие шины 56 и 57, тактовую 58 и выходную59 шины,Объединение выходов элементов, например, группы элементов И 34 с группой элементов И 43 и группой элементов И 35 на группе шин 20 данных илиэлементов НЙ 42 и 43 на шине 25 достигается за счет того, что в качестве элементов, выходы которых объединяются, применяются, например, ключис открытым коллекторным выходом иобщей нагрузкой или специальные Винные усилители с тремя состояниями:единица, ноль, обрыв,45На фиг,1 изображен один блок 36связи, но количество их может бытьдостаточно большим, ограничиваяськоличеством возмэжных адресов в ЭВМи нагрузочной способностью передатчиков 4. Для увеличения коэффициента50разветвления по выходу передатчиков4 в качестве входных элементов регистров 37 можно применять КМОП-ключи, которые обладают большим вход -ным сопротивлением и одновременно мо 55гут выполнять роль входных фильтров, повышая тем самым помехоустойчивость обмена информации. В состав блока 36 связи входят регистры 37 и38 и триггер 44 готовности, хотя вдругом конкретно взятом блоке связиотдельных узлов может не быть,Устройство работает следующим образом.В режиме "Ввод" (фиг.3) информация с блока 36, а точнее с регистра38 передается в процессор 1. Циклввода начинается с появления на шинах "КДА" кода адреса выбранногоблока 36 и одновременного появленияна шине КВУ сигнала, который несетинформацию о том, что данный адрес нашинах "КДА 1 относится к внешнемуустройству, Далее (с задержкой порядка 300 нс) на шине "КСИА" появляется сигнал, передний фронт котороговоздействует на синхровход триггера10, на В-входе которого в этот момент времени присутствует сигнал сшины КВУ,На нулевом входе его присутствует нейтральный потенциал, невлияющий на работу триггера 10. Такимобразом информация с Р-входа по переднему фронту сигнала с шины "КСИА"переписывается на выход триггера 10,изменяя его состояние. Это изменениепотенциала на входе триггера 10 воздействует на вход записи регистра6 адреса, в который с шин "КДА" записывается код адреса выбранноговнешнего устройства, и одновременно разрешающий потенциал подается настробирующие входы дешифраторов 7 и8 адреса. Далее (через время порядка 100 цс) с шин "КДА" снимаетсяадрес, очищается шина "КВУ", вырабатывается сигнал на шине "Кввод", сигнализируя о том, что процессор 1 готов принять данные от блока 36 иожидает поступления сигнала на шине"КСИП". Одновремейно код адреса свыходов регистра 6 поступает на входы дешифраторов 7 и 8, на выходах которых появляются позиционные коды; со.ответствующие старшей и младшей частям кода адреса на выходе регистра 6,Таким образом дешифраторы 7 и 8осуществляют неполную дешифрациюкода адреса, и поэтому на одной шинеиз группы 21 шин и на одной шине изгруппы 22 шин появляются единичныеуровни, которые поступают на входыэлемента И 39. Совпадение единичныхуровней на входах элемента И 39 происходит потому, что в настоящий момент в регистре 6 записан адрес имен5 152но этого блока 36. С выхода элементаИ 39 единичный уровень поступает навходы элемента И 41 и элемента НЕ 42,Единичный уровень с выхода триггера10 поступает на 1 ход элемента И 13,на другом входе которого присутству -ет единичный уровень с шины "Кввод",Сигнал с выхода элемента И 13 поступает через шину 23 "Ввод" на первыйвход элемента И 41, а также на входыэлемента ИЛИ 15 и элемента ИЛИ 11.На запрещающем втором входе элемента 16 запрета присутствуетнулевой уровень с выхода элемента НЕ 42, который разрешаетпрохождение. импульса с выхода элемента ИЛИ 15 через элеме 1 т 16 запретана вход элемента ИЛ 1 12. Единичныйуровень с выхода элемента Н 41 поступает на входы группь элементов И 43,разрешая прохождсцце информации с выходов регистров 38 ца 1 ру.тпу 20 шинданных и далее на входы приемных ключей 5.Одновременно сигцал с выхода элемента И 41 поступает на вход элемента ЧЕ 47, с вьхода которого нулевойсигнал поступает ца первый вход элемента И 48, блокируя появгп ци цаего выходе сигца 11 а з .писк в регистр38, В результате 1 ри 1 осупеп.1 нзвнешнего устройства леду.11 о слова,содержащего 1 цформацг о состоялнвнешнего устройства., 1:а вход регистра 38 и появлении с.гнала н;. входе46 сигнал записи ч рг.истр 38 навыходе элемент И 48 не формируетсяи изменение состояния регистра 38передачи отсутствует,Единичный уронецс выхода элемента ИЛИ 11 разрешает прохождениеинформации через приемные ключи 5 нашину "КДА". Единиц:,й; ревень с выхода глемента 1 Л 11 12 поступает цаустановочный вход сче.чик;. 17 импульсов, который находится в нуле ом состоянии под постоянным воздействиемнулевого потенциала.Снятке запретаприводит к тому, ч"о четчик 17 начинает считать входные импульсы, непрерывно постуг,ающие ца его счетныйвход, Через опрегелецное время появляется сигнал на васом выходе счетчика 17, а затем ца первом егс ыходе, который соединен с шицсй "КСИ;",Процессор 1 принимает сигнал с шины"Кввод", Снятие синала с щицыКввод" приводит к закрыванию элемен 4062 5 1 О 15 20 С 35 10 45 50 тов И 13 и 41 и далее группы элементов И 43 и группы приемных клочей 5. На установочном входе счетчика 17 появляется нулевой потенциал,переводящий счетчик 17 в нулевое состояние, снимая сигнал на шине КСИП"и завершая операцию передачи данных.Процессор 1 снимает сигнал с шины"КСИА". По заданному фронту формирователь 9 формирует короткий импульс,который поступает на установочныйвход триггера 10 и переводит его висходное нулевое состояние, завершая,тем самым, канальный цикл "Ввод".При окончании цикла "Ввод" на вьгходе элемента И 41 появляется нулевойсигнал, в соответствии с которым осуществляется сброс триггера 44, а навыходе элемента НЕ 48 появляется единичный сиг а 11, разрешающий передачуси ала с входа 46 на вход регистра38 и единичный вход триггера 44., Врезультате при наличии на входе 46сигнала, свидетельствующего о поступлении очередного слова ца вход 45,на выходе элемента И 48 формируется сигнал, в =оответствии с кото .Ымос;шестз.т .ет,.1 установка триер;.: 44:ОтОГ;1 оСт И ЗацнС: ИНФОчМацнц Свх, 45 .: рег 1 стр 38 передачи. Даль.: ейац ргб,1 та,стройс гва осуществляется цло"ичо описаному. Б случаецеиправностн зыбрацо 1 о б 1 ока 36или прн его отсутствии ца шцн. 26 цаод;тся едп;чцьт уровень 1 ли состояние обрыва лцнц, что прводит к зап -гещеци, .рохождеция сигнал черезэлемент 16 запрета на установочныйнхэд счетчика 17. На вине "КСИП"сигц;л це формируется и (ч. реэ ремяпор.;ка 1 О мкс после выработки сигнала на цне Кввод ) процессор 1 п.рехогнт к обслуживанцк внутреннего прерьвация по ошибке обращения к каналу,Такз образом, достаточно простымисредствами осуществляется контрольнал 1 пи (исправости) выбранноговнешнего устройства,В режиме "Вывод" (фиг.4) информация с процессора 1 записывается,апримс р, в регистр 37 блока 36. Циклвывода информации начинается такжес появления ца шинах "КДА" кода адреса вьбранного блока 36 и одновременного появтения на шине КВУ соответствующего сигнала. По переднему Фронту сигнала с шины "КСИА" триггер 10 переходит в единичное состоя 1524062ние, происходит запись адреса в регистр 6 адреса, и на стробирующиевходы дешифраторов 7 и 8 подаетсяразрешающий потенциал, Единичные уровни с выходов дешифраторов 7 и 8 черезшины 21 и 22 поступают на входы элемента И 39 выбранного блока 36Процессор 1 снимает адрес с шин"КДА" и очищает шину "КВУ", Далеепроцессор 1 помещает на шины "КДА"данные и (с задержкой порядка 100 нс)вырабатывает сигнал на шине "Квывод",который через элемент И 14 и черезэлемент ИЛИ 15 поступает на входэлемента 16 запрета, а также разрешает прохождение информации черезгруппу передающих ключей 4 на груп -ну 20 шин данных. Единичный уровеньс выхода элемента И 39 поступает навход элемента И 40 и выход элементаНЕ 42, на выходе которого появляет -ся нулевой (разрешающий) потенциал,поступающий через шину 25 на запрещающий вход элемента 16 запрета. Сигнал с выхода элемента ИЛИ 15 черезэлемент 16 запрета и элемент ИЛИ 12поступает на установочный вход счетчика 17, давая ему разрешение на счетимпульсов, Через определенное время,регулируемое коэффициентом пересчетасчечтика 17, на первом выходе егопоявляется единичный уровень, который через элемент И 19 поступает нашину "Вывод" 24 и далее на первыйвход элемента И 40, К этому моментувремени на группе шин 20 данных должны закончиться все проходные процессыи переключиться КМОП-ключи на входахрегистра 37, которые, имея более низкое быстродействие, чем основные элементы, и большое входное сопротивление, допускают значительное удалениевнешних устройств без примененияспециальных кабелей связи, а такжезначительно увеличивают допускаемоеих количество, При удалении внешнихустройств КМОП-ключи необходимо такде включать на входах приемных ключей 5, которые соединены с группой20 шин данных,Изменение потенциала на выходеэлемента И 40 разрешает запись информации с шин 20 данных в регистр 37,Затем на первом выходе счетчика17 появляется сигнал, поступающий нашину "КСИП". Процессор 1, получив5 1 О шине "КСИП", и затем снимает информацию с шин "КДА" и очищает шину"КСИА". По окончании импульса на шине "КСИА" формирователь 9 вырабатывает импульс небольшой длительности,который возвращает триггер 10 в исходное запрещающее состояние. Наэтом заканчивается цикл "Вывод".Контроль наличия блока 36 происходит аналогично описанному,15 20 25 30 35 40 45 50 55 Прерывание программы процессора 1 происходит следующим образом.Блоки 36 связи, способные вызвать прерывание программы процессора 1, имеют триггер 44 готовности. Переход его в единичное (активное) состояние происходит одновременно с записью информации в регистр 38 по сигналу с шины 46. Единичный потенциал с выхода триггера 44, несущий информацию о том, что блок 36 готов к передаче данных, поступает на одну из шин группы 26 и далее на вход одного из элементов И 30 группы и на вход одного из элементов И 34 группы, Сигналы с разных триггеров 44 готовности имеют разную приоритетность. Наивысший приоритет у сигнала, поступающего на вход первого элемента И 30 из группы, который на фиг,1 изображен сверху, далее сверху вниз приоритетность убывает. Регистр 29 защиты служит для разрешения или запрета прохождения сигналов прерывания от тех или иных триггеров 44 готовности, Для реализации этой функции в регистр 29 защиты в цикле "Вывод" записывается код защиты, который, поступая на вторые входы группы элементов И 30, разрешает или запрещает прохождение сигналов от триггеров 44 готовности на входы блока 31 прерывания. При полном запрете прохождения всех сигналов через группу элементов И 30 процессорможет считать состояние триггеров 44 в цикле "Ввод" через группу элементов И 34. Для этого выбирается необходимый адрес, по которому срабатывает элемент И 27, и далее по сигналу на шине Кввод" сигнал с выхода элемента И 32 разрешает прохождение информации с выходов триггеров на группу 20 шин данных и далее на шины "КДА", Низкий потенциал на выходе элемента НЕ 33 разрешает формирование сигнала на шине "КСИП".9 1524062 10 1 О г 1 гз г 5 гг "о гБ Если прерывания разрешены, то потенциалы с выходов триггеров 44 поступают на группу входов 54 блока 31 (фиг,2), Далее инициативные сигналы поступают на входы коммутатора 49.Триггер 51 находится в разрешающем состоянии, и тактовые импульсы с шины 58 через элемент И 52 поступаютОна вход счетчика 53. Код с выхода счетчика 53 поступает на адресные входы коммутатора 49, который последовательно переключает шины 52 на входы триггеров 50 и 51 . При появлении инициативного сигнала на одном из входов коммутатора 49 этот сигнал в момент равенства счетчика 53 номеру этого входа появляется на его выходе и переводит триггер 51 в запрещающее состояние, а триггер 50 - в единичное состояние, которое поступает на шину "КТПР". Далее процесс обработки сигнала прерывания происходит аналогично описанному за исключением того,что триггер 51 возвращается в исходное разрешающее состояние по любомусигналу на шине "Ввод" 23. ф о р м у л а изобретения Устройство для сопряжения цифровой вычислительной машины с внЕшними устройствами по авт. св. М 12744, о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности работы устройства, я каждый блок связи введены второй элемент НЕ и четвертый элемент И, причем вход второго элемента НЕ соединен с выходом третьего элемента И, выход второго элемента НЕ соединен с первым входом четвертого элемента И, второй вход которого является входом устройства для подключения к управляющему выходу внешнего устройства, а выход связан с единичным входом триггера готовности и входом записи регистра передачи.1524062Составитель ВВертлибГоловач Техред М.Ходанич Корректор М.Самборскадакакаэ 7045/51 Тираж 668 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101