Дешифратор

Союз Советскии Социалистических РеспубликсК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) ополнительное к свид-ву Заявлено 08,12,7 1) Ч К 1 г Н 03 К 13/24 98016/2 1 с присоединением заявки(23) Приоритет -асударственныи комитетСовета Микисров СССРпо делам изобретенийи открытий, й, Кравцов и Ю, Т,.Федоров 3. Иванни Авто изобр я) Заявител 54) ДЕШИФРАТОР я к области вь редназначено одного из эл Изэбретениеслительной т оситс Это дэстигяетсн Тем, что в деш 1 сряторе, состоящем из двуканального входного касада, содержащего в каждэм из каналов входнэй трянзистэр, эмиттер кэтэрэгэ подключенхэду деИфрятэря, кэ 11 ектэр соединен с базой переключаошегэ транзистора, Я база ВхОднОГО тяянзистэря сэед 1 ена через резис тор с шиной цитяни и выходного кя"кадя,выполненного на трян;исторях и диодах кэлпектор переклэчяюшегэ трано,.ч .1 . Я 111:ЭГО каскада подключен обшей .1;.е, э. Тор через резистор - к шине итяпя, к атэдям сэответствуюших диодов выход Эгэ кясядя, а также к аноду 1 иэдя, кягэд этэрэгэ соединен с Оязэй инвертнрую 1 се 1 э ря 11 л 1 стэря причем коллектор ипв ртируюасгэ транзисТора ПодЛЮЧЕН К Эб 1 Ей 11 нс.Э .11 ТЗЕр, ЧЕ- рез резистор - к шине 1 итя 11 ня и к .ятэдям СОЭТВЕТСТВУЮШИХ ДИОДОВ ВЫХОДНЭ 0 КЯСКЯДЯ, при этом оэьединепые попарно тноды диодиых пяр выходного каскаде, под; 1 эе 11 ы через резисч эр, к шине питания и ян11: Нодон, катоды которых пэдклкпса 11, б - : , сээтветст- ВуЮШИХ траНЗИСТОрэп ВЬ 1 Х 111 С ,с 1;С.1, ЭЛЛЕКтОрЬ ПОСЛЕДНИХ СОЕДИНЕНЫ С Эб,сЕ Шинэй,дл К использования тов управления ного оперятивн ва. Предлагае качествематрицей мен памяти интегрнающего устря тор и озв оляет аль- ойстэго запом ый дешиф ный. двура и образовать пол четырехразрядн ядныи код Известен деши о и выходного ратор, состоящий и аскадов, выполнен ВХОДОй на транзистора дешифратходного кз каналовторого под р, состоящий естен такиканального и одер- транкада го в ка 11 ДНЭ истор, эмитте лючен ко в у ши рато к оллектор соединен тора вход анзистора с зой очающего транзибаза входного т 1 СКЯД ена через резист ого каскада, вып р с шино итани и выходторах лненного на транзи ди одах. Цель изэбретеощности и повыш я - снижение пот ие надежности, де ляем онФра 25 О П И С А Н И Е 1154796 вИЗОБРЕТЕН ИЯа эмиггеры - с соответствующими выходамидешифрагэра,На фиг. 1 показана принципиальная схемапредлагаемогэ дешифрагора; на фиг, 2 - временные диаграммы прохождения импульсных 5сигналов на входе и выходе устройства.Дешифратор содержит в каждэм каналевходного каскада входной транзистор 1, эмиттер когэрогэ подключен к соответствующемувходу дешифрагора База транзистора 1 черезОрезистор 2 соединена с шиной питания, Коллектор транзистора 1 подключен к базе переключающего транзистора 3, коллектор которэгэ связан с общей шиной, Эмиттер транзистора 3 через резистор 4 подключен кшине питания, к аноду диода 5 и к катодам диэдэв 6 и 7 для левого канала, 8 и9 для правэгэ канала выходного каскада,Катод диода 5 связан с базой инвергирующегэ транзистора 10, коллектор кэгорэгэ соединен с обшей шиной, Эмиттер гран,исгора 10 через резистор 11 подключенк цщне питания и к катодам диодов 12 и 13выходного каскада для левэгэ канала и 14и 15 для правого канала.Объединенные аноды диодных пар 12 и15, 6 и 9, 8 и 13, 7 и 14 соединены санодами диодов 16 и 17, 18 и 19 соответственно и через резисторы 20 и 21, 22и 23 с шиной питания, Катоды диодов 16и 17, 18 и 19 связаны с базами выходных транзисгорэв 24 и 25, 26 и 27 соответственно. Коллекторы транзисторов 24,25,26 и 27 объединены и пэдключенык эбщей шине. Шина питания 28, входы35дешифратора 29,30, Змиттеры этих транзисторов подключены к сэогвегсгвуюшимвыходам дешифратора 31-34,Дешифратор рабэгает следующим образом.Г 1 усть на входы 29 и 30 поданы сигна 40лы логической "1" ( Ц248), В этомслучае гэк протекает по цепи резистор 2 -трапзисгэр 1 1 база-коллектор)- транзистор3 (база-коллектор) в каждом канале вход 45нэгэ каскада и далее на общую шину. Коллекгэрные переходы гранзисторэв 3 смещаются в прямом направлении, а транзистэры переходят в насьпценное состояние, Приэтом потенциалы на эмитгерах транзисторов 3 составляются, и - О. Ток в цепидиэа 5 - транзисторы 10 (база-коллектор)эгсутсгвуег, и транзисторы 10 заперты.Через резисгэр 2 С, диэды 6 и 9, резистор 22, диод 8 и резисгор 23, диэд 7и насыщенные транзисторы 3 обоих каналов гок протекает на общую шину, Диоды12 и 15 заперты потенциалами эмигтеровзакрыгых транзисторов 10, Ток черезрезистор 21 пэ цепи резистор 21 - диод 416 - транзистор 24 (база-коллектор) замыкается на общую шину, Транзистор 24 переходит в насыщенное состояние, Транзисторы 25,26,27 заперты (базовый ток эгсутствуег) и уровни потенциалов на эмигтерах соответствуют логической "1",Пусть теперь на один из входов дешифратора ( например 29) подан сигнал л эгической ф 1", а на другой (30) - логического фО", В этом случае ток прэгекаег по цепи резистор 2 - транзистор 1 (база- коллектор) - транзистор 3 (база-коллектор) левого канала входного дешифрируюшего каскада а далее на общую шину. Коллекторный переход транзистора 3 этого канала смешается в прямом направлении,а транзистор переходит в насыщенное состояние. При этом потенциал на эмиттере транзистора 3 составит У - О. Ток в цепидиод 5 - транзистор 10 1 база-коллектор)отсутствует, и транзистор 10 заперт, Через резистор 20, диод 6, резистор 23, диод 7 и насыщенный транзистор 3 левогэ канала гок прэгекаег на общую шину, Диоды 12и 13 заперты погенциелэм на эмиттере закрытого транзистора 10 левого канале. Ртэ же время в правом канале ток прэгекаег по цепи резистор 2 - переход база-эмиггера транзистора 1 и вход устройства наобщую шину, Транзистор 3 переходит в закрытое состояние, и потенциал на эмиггерепримерно равен потенциалу источника питания Г Ток прэгекает по цепи диод 5 -Итранзистор 10 (база-коллектор) правого канала на общую шину. Транзистор 10 правого канала переходит в,ненасыщенное состояние, потенциал его эмиттера У-О, Тогдагэк через оезистор 21, диэд 15, а такжечерез резистор 23 диод 14 и открытый транзистор 10 правогэ канала протекает на общую шину. При этом диоды 8 и 9 запертывысоким потенциалом на эмитгере закрытого транзистора 3 правого канала, Посколькуиз четырех диэдных пар только пара диодов8 и 13 находится в закрытом состоянииток протекает через резистор 22, диод 18,переход база-коллектор выходного транзистора 26 на общую шину. Транзистор 26переходит в насыщенное состояние, и уровень потенциала на его эмитгере соответствует фОф а транзисторы 24, 25 и 27 заперты (базовый ток отсутствует) и уровнипотенциала на их эмигтерах соответствуютлогической "1",Таким образом, двуразрядный код на входах дешифратора преобразуется в четырехразрядный адресный код на выходах в соответствии с таблицей истинн осги.Из рассмотрения работы устройства вытекает, что цри любых комбинацях сигца 36 лов ца входах только ца одном выходе будет низкий уровець потенциала и при выборе одной схемы из четырех неооходим один логический вход в управляемой схеме,20ф ор мула из обрете ния Дешифратор, состоящий из двуканального входного каскада, содержащего в каждом из каналов входной транзистор, эмиттер которого подключен ко входу дешифратора, коллектор соединен с базой переключающего транзистора, а база входного транзистора соединена через резистор с шиной питания и выходного каскада, выполненного на транзисторах и диодах, о т л и ч а ю щ и й - с я тем, что, с целью снижения потребляем ой м ощности и повышения надежи ости,коллектор переключающего транзистора входного каскада подключен к обшей шине, эмиттеры через резистор - к шине питания, ккатодам соответствующих диодов выходного каскада, а также к аноду диода, катодкоторого соединен с базой инвертирующеготранзистора, причем коллектор инвертируюшего транзистора подключен к общей шине,эмиттер через резистор - к шине питанияи к катодам соответствующих диодов выход-,ного каскада, при этом объединенные попарно аноды диодов выходного каскада подклю -чены через резистор к шине литания и к анодам диодов, катоды которых подключены кбазам соответствующих транзисторов выходного каскада, коллекторы последних соединены с общей шиной, а эмиттеры - с соответствующими выходами дешифратора,Тираж 1065 Под сударственного комитета Сове по делам изобретений и о 5, Москва, Ж, Рауш кая нписноета Министров СССкрытийаб., д. 4/5 113 Филиал ППП Патент", г. Ужгород, ул Г хектная, 4 Составитель Г. Кутний Редактор Астафьева Техред М. Левицкая Корректор А. Гриценко