Устройство для защиты от ошибок

ОП ИСАНИЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик) Заявлено 27,1 Н 04. 1/1". Я 08 С, 25/О единением заявкиГасудврстееииь 1 й комитет Совета Министров СССР ао делам изобретений и открытий(71) Заявитель ИБОКРАТНОЙ СВЯЗЬ 4) УСТРОИСТВО ДЛЯ ЗАЩИТЫ О СИСТЕМАХ СВЯЗИ С РЕШАЮЩЕЙ О Не чертеже приве схеме устройства.Устройство содер 1, дешифрвтор служе ной регистр 3, выхо пвмяти приеме 4 по му блоку 5 и к узлу меция 6, Выход узл венинвходблок ит бло о ных сигналов 2 которого через ключен к упрввля вводе-выводе ин 6 через блок па юшейрмяти Изобретение относится к техййке связй; может использоввться в системах передачи денных с решвющей обратной связью,Известно устройство для зешиты от ошибок и системах связи с решающей обратной связью, содержащее нв входе блок декодироввния, дешифратор служебных сигналов и входной регистр, выход которого через блок памяти приема подключен к управляющему блоку и к узлу ввода-вывода информации, выход которого через блок памяти переда4 чи подключен ко входу блоке;кодироввния, к которому подключен одновременно шифратор служебных сигналов.Цель изобретения - повышение скорости передачи.Предлагаемое устройство отличается тем, что в него введены последовательно соединенные схемы опроса, регистр резуль тете сложения, основной счетчик, счетчик я вдресе,проверочной комбинации, дешифрвтор информации и регистр состояния пвмяти, в также регистр ошибочной комбинации с сумматором и регистр адреса ошибочной комбинвции. При этом дополнительные вы 25 ходы блока памяти приема подключены соответственно ко входем регистре ошибочной комбинации и счетчика адреса проверочной комбинации непосредственно, в ко входу регистра результвтв сложения - через сум метор; выходы регистра состояния пвмяти и основного счетчика подключены к соответствующим входам упревляющего блока, дополнительные выходы которого подключены соответственно к упрввляющим входам дешифратора служебных сигнвлов, дещифрвторв информации, регистре состояния пемя. и и регистре адреса ошибочной комбинвции. н другому входу которого и к дополнительному входу блока пемяти приема подключен выход счетчика адреса проверяемой комбинации.дена функционельнвя40 45 50- формула изобретения рает соответствующий разряд регистра состояния памяти 18, Управляющий блок 5переводит разряд в состояние "1" и записывает ошибочную комбинацию в первую зону памяти приема, если блок памяти приема4 не содержит ошибочных комбинаций, Еслиже в блоке памяти приема есть хотя бы одна ошибочная комбинация, то вновь полученная ошибочная комбинация записываетсяв очередную свободную зону этого блока,Если блок декодирования 1 вырабатывает сигнал "Нет ошибки", возможны два режима работы устройства в зависимости отсостояния регистра состояния памяти 18. Впервом режиме при опросе регистра состояния памяти 18 управляющий блок 5 обнаруживает разряды, находящиеся в состоянии"1". В этом случае блок 5 считывает в регистр адреса ошибочной комбинации 12 содержимое регистра записи блока памяти приема 4, далее от содержимого регистра 12вычитается единица. Дешифратор информации17 выбирает разряд регистра состояния памяти 18 по состоянию регистра адреса ошибочной комбинации, Управляющий блок 5проверяет этот разряд. Если он находитсяв состоянии "1 ", блок 5 считывает первоеслово из зоны блока памяти приема 4 поадресу, содержащемуся в счетчике адресапроверочной комбинации 16, в регистр ошибочной комбинации 10, а затем первое слово из зоны по адресу, содержащемуся в регистре записи блока памяти приема 4. Сумматор 11 складывает эти слова по модулюдва, Схема опроса 13 посылает в основнойсчетчик 15 число импульсов, равное числуединиц в регистре результата сложения14. Далее считываются следующие дваслова указанных зон и т, д, до тех пор, пока не считывается последнее слово зоны,Если после сложения основной счетчик 15вырабатывает сигнал "Повтор", содержимоесчетчика адреса проверочной комбинации 16переписывается в регистр адреса ошибочной комбинации 12,Если основной счетчик 15 вырабатывает сигнал "Повтор", разряд регйстра состояния памяти 18,.выбранный дешифратором информации 17, переводится в состояние "О", После этого управляющий-блок 5проверяет содержимое счетчика адреса проверочной комбинации 16, Если содержимоесчетчика адреса проверочной комбинациине равно нулю, из него вычитается единицаи повторяется все сначала, Так происходитдо тех пор, пока содержимое счетчика 16не станет равным нулю, После этого проверяется состояние регистра адреса ошибочной комбинации 12, Если он не находится 5 10 15 20 25 30 35 в исходном состоянии, управляющий блок 5переписывает комбинацию из зоны, адрескоторой находится в регистре записи блокапамяти приема 4, в зону, адрес которойнаходится в регистре адреса ошибочной комбинации 12, который после переписи переводится в исходное состояние. При исходном состоянии регистра 12 в блоке памяти приема 4 изменений не происходит.Во втором режиме при опросе регистрасостояния памяти 18 управляющий блок 5не обнаруживает в нем ни одного разрядав состоянии "1 ф. Правильно принятую комбинацию, записанную в первой зоне блокапамяти приема 4, управляющий блок 5 считывает в узел ввода-вывода информациидо приема следующей комбинации,При переполнении блока памяти приема4, которое возможно только при наличиив нем хотя бы одной ошибочной комбинации,управляющий блок 5 стирает все комбинации в блоке памяти приема 4, и устройствопереходит в режим фазирования,При передаче комбинации записываютсяв блок памяти передачи 7 на случай ихповторной передачи, На каждую переданнуюкомбинацию в момент времени, определяемый значением Н, ожидается сигнал обратной связи, который содержится в принимаемой комбинации, При получении сигналаобратной связи "Подтверждение" соответствующая ему комбинация стирается из блока памяти передачи 7. При получении сигнала "Запрос соответствующая комбинация передается на повторную передачу вблок кодирования 8. Кроме того, управляющий блок 5 переписывает повторную комбинацию из своей зоны в очередную свободную зону, которая при этом помечается,В старой зоне комбинация не стирается.Если в процессе передачи дешифраторслужебных сигналов 2 обнаруживает фазовые комбинации, устройство переходит врежим фазирования, Затем управляющийблок 5 организует выдачу комбинаций изблока памяти передачи 7, начиная с первой зоны, Комбинации из помеченных зонс меткой управляющий блок 5 стирает безпередачи,Устройство для зашиты от ошибок в системах связи с решающей обратной связью, содержащее на входе блок декодирования, дешифратор служебных сигналов и входной регистр, выход которого через блок памяти приема подключен к управляющему блоку и к узлу ввода-вывода информации, выход которого через блок памяти передачи подключен ко входу блока кодировапередачи 7 подключен ко входу блока кодирования 8, к которому подключен выходшифратора служебных сигналов 9. В схемувходят так регистр ошибочной комбинации 10 с сумматором 11, регистр адресаошибочной комбинации 12 и последовательно соединенные схема опроса 13, регистррезультата сложения 14, основной счетчик15, счетчик адреса проверочной комбинации16, дешифратор информации 17 и регистр 10состояния памяти 18, Дополнительные выходыблока памяти приема 4 подключены соответственно ко входам регистра ошибочной комбинации 10 и счетчика адреса проверочнойкомбинации 16 :".епосредственно, а ко входу 15регистра результата сложения 14 - черезсумматор 11.Выходы регистра состояния памяти 18,основного счетчика 15, блока декодирования1 и дешифратора информации 17 подключены 20к соответствующим входам управляющегоблока 5, дополнительные выходы которогоподключены соответственно к управляющимвходам дешифратора служебных сигналов 2,дешифратора информации 17, регистра состоя 25ния памяти 18 и регистра адреса ошибочнойкомбинации 12, к другому входу которого ик дополнительному входу блока памяти приема 5 подключен выход счетчика адреса проверочной комбинации 16. 30Устройство работает следующим образом,Комбинация с выхода дискретного каналапоступает на блок декодирования 1, которыйпроверяет принадлежность комбинации к кодовому множеству, Если принятая комбинация принадлежит к кодовому множеству, блокдекодирования вырабатывает сигнал "нетошибки", в противном случае он вырабатывает сигнал фошибкаф, Входной регистр 3 накапливает слово для записи в блок памятиприема 4, хранящий все принятые комбинации, для каждой из которых выделена зонаобъемом в несколько слов, Дешифратор служебных сигналов 2 служит для выявления45фазовой комбинации среди принятых, Сумматор 1 поразрядно складывает содержимоеюегистра ошибочной комбинации 10 и регистра считанного числа блока памяти приема 4,и результат сложения поступает в регистр50результата сложения 14,После сложения комбинаций основной счет чик 15, рассчитанный на заданное число импульсов П , накапливает расстояние Хэм 55 минга с между ними. Если й ( Ахсчетчик 15 вырабатывает сигнал "Повтор", Схема опроса 13 последовательно проверяет содержимое разрядов регистра результата сложения 14, Если проверяемый разряд на. 60 ходится в состсянии "1", схема опроса 13посылает импульс в счетчик 15. Для нахождения ошибочных комбинаций с целью сравнения их с правильно принятой комбинациейв счетчике адреса . - . оверяе:.юй комбпиции 6формируется адрес зоны блока памятиприема 4. Регистр адреса ошибочнойкомбинации 12 после проверки содержит адрес зоны блока памяти приема 4, вкоторую необходимо записать принятую безошибок комбинацию, В исходном состояниирегистр 12 содержит адрес последней зоныблока памяти приема 4, Если после проверкиблока памяти приема 4 регистр 12 находится в исходном состоянии, принятая комбинация остается в своей зоне, иначе эта комбинация из своей зоны переписывается взону, адрес которой содержит регистр адреса ошибочной комбинации,Дешифратор информации 17 в соответствии с состоянием регистра адреса ошибочной комбинации 12 выбирает один из разрядов регистра состояния памяти 18, каждый разряд которого соответствует зонеблока памяти приема 4. Если в зоне блокапамяти приема 4 записана ошибочная комбинация, соответствующий разряд регистрасостояния памяти 18 находится в состоянии "1 ", В противном случае он находитсяв состоянии "0".Блок памяти передачи 7 хранит все переданные комбинации до первой неподтвержденной, Каждая комбинация хранится в зонеиз нескольких слоев, Объем блока памятипередачи 7 на Ь комбинаций больше блокапамяти приема 4, чтобы не было ее перенаполнения, Блок кодиоования 8 генерируеткодовые комбинации и посылает их на входдискретного канала,В режиме фазирования, с которого начинается работа устройства, шифратор служебных сигналов 9 посылает через блоккодирования 8 в дискретный канал фазовыекомбинации, Дешифратор служебных сигналов 2, служащий для выявления фазовой ком.бинации среди принятых, анализирует комбинации, поступающие с выхода дискретногоканала. После фазирования устройства длязашиты от ошибок, находящиеся на противоположных концах дискретного канала, проводят двустороннюю одновременную передачу,Если в результате приема очередной комбинации блок декодирования 1 вырабатываетсигнал "Ошибка", управляющий блок 5 записывает эту комбинацию в блок памяти приема 4, Адреса записи считываются из блока памяти приема 4 в регистр адреса ошибочной комбинации 12, Дешифратор информации 17 по состоянию регистра 12 выби ния, к которому подключен одновременно шифратор служебных сигналов, о т л ич а ю щ е е с я тем, что, с целью повь 1- шения скорости передачи при высоких уровнях ошибок в канале, в него введены последовательно соединенные схема опроса,регистр результата сложения, основной счетчик, счетчик адреса проверочной комбинации. дешифратор информации и регистр состояния памяти, а также регистр ошибочной комбинации с сумматором и регистр адреса ошибоч ной комбинации, при этом дополнительные выходы блока памяти приема подключены соответственно ко входам .регистра ошибочной15 комбинации и счетчика адреса проверочнойкомбинации непосредственно, а ко входурегистра результата сложения - через сумматор, выходы регистра состояния памятии основного счетчика подключены к соответствующим входам управляющего блока, дополнительные выходы которого подключенысоответственно к управляющим входам дешаф.ратора служебных сигналов, дешифратораинформации., регистра состояния памяти ирегистра адреса ошибочной комбинации, кдругому входу которого и к дополнительномувходу блока памяти приема подключен выход счетчика адреса проверяемой комбинациие