Устройство коммутации широкополосных сигналов

(51)5 Н 04 М 3/О ГОСУДАРСТВЕННОЕ ПАТЕНТВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) ЗОБРЕТЕНИ СА ПАТЕН яэи. ройии 2,ации о одвится про, При силиИг 3 нн (ОЕ)заявке йг 4203355/09, полож. реш.30.05.90 г. КОММУТАЦИИ ШИРО- НАЛОВ тносится к технике связ льэовано в узлах комму Изобретение о ии может быть испотации.Цель изобретения - повышение быстродействия,На фиг, 1 представлена структурнаяэлектрическая схема устройства коммутации широкополосных сигналов; на фиг, 2 - 4- примеры реализации элемента коммутации; на фиг, 5 - структурная электрическая,схема выходного дифференциального усилителя с триггерной характеристикой; нафиг, б - временные диаграммы работы уст. ройства.Устройство коммутации широкополосных сигналов содержит матрицу 1 точек коммутации, входные линии 2, выходные линии3, входные усилители 4; выходные дифференциальные усилители 5, узлы б коммутации точек коммутации, каждый из которыхсодержит схему 7 управления и элемент 8коммутации, содержащий переключающийтранзистор 9, дополнительный транзистор(56) Патент СССР иприоритет 17,09.86(57) Изобретение относится к 1 ехнике с Цель - повышение быстродействия, Ус ство содержит матрицу 1, входные лин выходные линии 3, входные усилите выходные усилители 5, узлы б коммут точек коммутации. При поступлении и ной иэ входных линий 2 сигнала стано проводящим соответствующий узел б изводя пропускание входного сигнала этом дифференциальный выходной у тель 5 работает в триггерном режиме. ф-лы, б ил. орой дополнительный транзистор 14 и дополнительный переключающий транзистор 15, Элемент коммутации содержит также считывающий транзистор 11, транзистор 12 предварительного заряда, дополнительный транзистор 13 предварительного заряда и источник 16 питания,Входной дифференциальный усилитель 15 (фиг. 5) содержит инверторы 17, каждый из которых содержит первые транзисторы 18, вторые транзисторы 19, блок 20 управления, содержащий третьи транзисторы 21 и четвертые транзисторы 22,Во время предварительной фазы рч оба сигнальных провода выходных линий 3 матриць 1 заряжаются через соответствующий транзистор 12 или 13 предварительного заряда до рабочего потенциала (фиг. б,в), для чего выполненные на основе р-канальных транзисторов транзисторы 12 и 13 предварительного заряда становятся проводящими в результате сигнала 0" тактового импульса, Одновременно образованные и 1838887канальными транзисторами считывающие транзисторы 11 управляются противоположно с помощью того же сигнала."0" тактового импульса, т.е, запираются так, что зарядка обоих сигнальных проводов выходных линий 3 матрицы 1 может осуществляться независимо от управления соответствующими переключающими транзисторами 9 и 15 и каждого из дополнительных транзисторов 10 и 14 отдельных пар элементов 8 коммутации на входной линии 2, При этом иногда может создаваться соответствующий каждомукоммутируемому биту потенциал (или удерживаться), как это показано на фиг. б,б.Во время последующей основной фазырЬ с помощью сигнала "1" тактового импульса (фиг, б,г) производится запирание предварительно заряженных транзисторов 12, 13 и одновременно деблокирование считывающего транзистора 11. Если начинают проводить переключающие транзисторы 9 и 15 в результате прикладываемого к управляющему входу (в данном примере "1)коммутационного (фиг. б,а) сигнала (точка связи находится в состоянии пропуска), то в соответствующих пропускаемому биту и существующих на обоих сигнальных проводах соответствующей входной линии 2 состояниях сигнала производится разрядка сигнальных проводов выходной линии 3, связанной с этой входной линией 2 через соответствующий элемент 8 коммугации, или остается уровень установленного во время предварительной фазы р 1 потенциала,Если на сигнальном проводе соответствующей входной линии 2 устанавливается состояние сигнала "0" (фиг, б,б) и в соответствии с этим заперт (и-канальный) дополнительный тран:истор 10 или 14 соответствующей пары элементов 8, то,соответствующий сигнальный провод выходной линии 3 не разряжается через задействованный элемент 8, а удерживает, если нет никаких других подводящих к этой выходной линии 3 точек связи, находящихся о состоянии пропускания. Если, напротив, на только что рассмотренном сигнальном проводе входной линии 2 имеется состояние сигнала "1" (фиг. 6,6) и, следовательно, дополнительный транзистор 10 или 14 рассмотренной пары элементов 8 становится проводящим так же, как и переключательный транзистор 9 или 14 и соответствующий считывающий транзистор 11, то разряжается соответствующий сигнальный провод выходной линии 3 через этот элемент 8 коммутации и приводится к потенциалу "0".55 ходного дифференцильного усилителя, провода входнойлинии - с дифференциалы ымивыхо,",ами входного усилителя, а управляющий электрод дополнительного переключающего транзистора соединен с 10 15 20 25 30 35 40 50 Через деблокированный по своему управляющему входу узел 6 производится пропускание соответствующего входного сигнала в инвертированном виде,Формула изобретения 1. Устройство коммутации широкополосных сигналов, содержащее матрицу точек коммутации, узлы коммутации точек коммутации, содержащие схему управления и элемент коммутации, содержащий основной переключающий транзистор и первый дополнительный транзистор, при этом управляющий электрод основного переключающего транзистора соединен со схемой управления, а управляющий электрод первого дополнительного транзистора - с сигнальным проводом соответствующей входной линии матрицы, первый электрод основного переключающего транзистора соединен с первым электродом первого дополнительного транзистора, второй электрод котороо соединен через считывающий транзистор с од."им полюсом источника питания, управляющий электрод считывающего транзистора соединен с управляющим электродом транзистора предварительного заряда, первый электрод которого соединен с другим полюсом источника питания, а второй электрод - с вторым электродом основного переключающего транзистора и с сигнальным проводом выходной линии, о тличающеес ятем,что, сцельюповышения быстродействия, введены дополнительный переключающий транзистор и второй дополнительный транзистор, первый электрод которого соединен с.первым электродом дополнительного переключающего транзистора, второй электрод второго дополнительного транзистора - с вторым электродом первого дополнительного транзистора, второй электрод дополнительного переключающего транзистора соединен с первым электродом дополнительного транзистора предварительного заряда и с вторым сигнальным прводом выходной линии, управляющий электрод второго дополнительного транзистора соединен с вторым сигнальным проводом входной линии, а управляющий и второй электроды дополнительного транзистора предварительного заряда соединены соответственно с управляющим и вторым электродами транзистора предврительного ряда, при этом провода выходной линии соединены с входами вы 1838887управляющим электродом первого переключающего транзистора,2, Устройство по и. 1, о т л и ч э ю щ е ес я тем, что вторые электроды дополнительных транзисторов обьединены вертикалью. 53. Устройство по и. 1, о т л и ч э ю щ е ес я тем, что вторые электроды дополнительных транзисторов обьединены горизонталью.4, Устройство по и, 1, о тл и ч а ю щ е е с я тем, что основной и дополнительный переключающие транзисторы, первый и второй дополнительные транзисторы, а также считывающий транзистор являются транзисторами п-типа, а основной и допол нИтельный транзисторы предварительного заряда являются транзисторами р-типа. 5, Устройство по и. 1, о т л и ч а ю щ е ес я тем, что все транзисторы являются транзисторами п-типа,6. Устройство по п,1,отл и чаю щеес я тем, что выходной усилитель содержит два перекрестно соединенных инвертора, каждый из которых содержит два последовательь но соединен н ых пе рвых транзистора, управляющие входы которых соединены через соответствующие вторые транзисторы с одним полюсом источника питания, и соединенный с инверторами блок управления, содержащий две пары третьих транзисторов, соединенных с другим полюсом источника питания, к которому подключены четвертые транзисторы, управляющие электроды которых подключены к тактовому входу,Зак ГКНТ эводственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 10 929ИИПИ Госуда Тираж .Подписноеенного комитета по изобретениям и открыти13035, Москва, Ж, Раушская наб., 4/5