“устройство для декодирования кода “манчестер-2″

(71) Морской гидроУССР и Львовскийтут им. Ленинског О 00 6 д ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(56) Авторское свидетельство СССР М 1383510, кл. Н 03 М 13/00, 1986.Патент США %4862482, кл. Н 03 М 5/12 опублик, 1989,(54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОДА "МАНЧЕСТЕР" 5 Н 03 М 5/12, 13/00(57) Изобретение относится к вычислительной технике, Его использование в сетях передачи и приема данных позволяет повысить достоверность декодирования за счет исключения потерь информации. Устройство содержит триггеры 6-8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10; элементы 11,12 задержки, элемент И 14 и счетчик 15. Благодаря введению детектора 2 переходов, формирователей 3, 17 импульсов, распределителя 4 импульсов, элементов ИЛИ 5, 13, блока 9 оперативной памяти и генератора 16 импульсов в устройстве обеспечиваетсяисключение потерь информации до первого интервала длительностью 2 Т ва входном сигнале. 4 ил.Изобретение относится к вычислительной технике и предназначено для использования в сетях передачи и приема данных, вчастности, с аварийных радиобуев с космической системы связи "Коспас-Сарсат".Целью изобретения является повышение достоверности декодирования за счетисключения потерь информации до первогоинтервала, равного 2 Т,На фиг,1 представлена блок-схема устройства для декодирования кода "Манчестер"; на фиг,2,3 - временные диаграммы,поясняющие работу устройства, на фиг.4раскрыты принципиальные схемы узлов,входящих в состав устройства,Устройство для декодирования кода"Манчестер" содержит вход 1, детектор 2перехода, формирователь 3 импульсов, распределитель 4 импульсов, элемент ИЛИ 5,триггеры 68, блок 9 оперативной памяти,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элементы 11, 12 задержки, элемент ИЛИ 13, элемент И 14, счетчик 15 импульсов, генератор16 импульсов, формирователь 17 импульсов, выходы 1820.Вход 1 устройства подключен к информационному входу блока 9 оперативной памяти и ко входу детектора 2 переходов,выход которого подключен ко входу формирователя 3 импульсов и ко входу распределителя я 4 им пул ьсов. Выходыформирователя 3 и детектора 2 подключеныко входам логического элемента ИЛИ 5, вы-ход которого подключен к импульсному вхо. ду триггера 6, ко входу установки в 0которого подключен первый выход распределителя 4. Выход триггера 6 подключен кО-входу триггера 7 и через формирователь17 к первому входу элемента ИЛИ 13, выходкоторого подключен к тактирующему входублока 9 оперативной памяти и через элемент задержки 12 к тактирующему входусчетчика 15 адресов, Выходы счетчика 15адресов подключены к адресным входамблока 9 оперативной памяти, а выход разряда переполнения счетчика 15 адресовподключен к своему входу переноса С иявляется выходом 20 устройства. Второйвыход распределителя 4 подключен ко входу выбора режима блока 9 оперативной памяти, ко входу установки в 0 триггера 8 и ковходу генератора 16 импульсов, выход которого подключен ка второму входу элементаИЛИ 13 и является выходом 18 устройства.Третий выход распределителя 4 подключенко входу установки в 0 счетчика 15 адресов.К С-входу триггера 8, а также к первомувходу элемента И 14 подключен выход формирователя 3, к О-входу триггера 8 подключен источник уровня логической "1".5 10 15 20 Инверсный выход триггера 8 через элемент задержки 11 подключен ко второму входу элемента И 14, выход которого подключен к С-входу триггера 7, выход которого подключен к первому входу элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, ко второму входу которого подключен выход блока 9 оперативной памяти, Выход элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ является выходом 19 устройства.На эпюре 1 (фиг.2) показан исходный сигнал с начальным уровнем "ЛОГ,1", на эпюре 1 (фиг.З) - сигнал с начальным уровнем "ЛОГ.О". На эпюрах 2 показаны импульсы синхронизации. Зпюры 3 соответствуют коду "Манчестер", полученному в результате сложения по модулю 2 сигналов эпюр 1и 2. На эпюрах 4 показано формирование основных импульсов по каждому перепадукода "Манчестер", На эпюрах 5 показано формирование дополнительных импульсов в случае, если после последнего основного импульса прошло время, равное приблизительно 1, 2 Т. На эпюрах 6 временных диаграмм фиг,2 и фиг.З показаны импульсы 25 записи, возникающие в. момент заднегофронта каждого нечетного импульса (1-ый, З-ий, 5-ый и т.д,) суммарной последовательности из основных и дополнительных импульсов, На эпюрах 7 показан процесс ЗО определения начала информационной посылки, На эпюрах 8 временных диаграмм(фиг,2 и фиг,З) показан процесс подсчета основных и дополнительных импульсов, который в данном случае сводится к определению четного или нечетного числа основных и дополнительных импульсов, поступивших с начала посылки. На эпюрах 9 показан процесс фиксации четности поступивших импульсов (основных и дополнительных) с 40 момента начала посылки. Первый же дополнительный импульс фиксирует четность(или нечетность) числа основных, поступивших с момента начала посылки импульсов. В дальнейшем от момента первой фиксации и до 45 поступления каждого следующего дополнительного импульсов, сумма основных и дополнительных импульсов всегда четная (или нечетная), поэтому все последующие дополнительные импульсы будут подтверждать 50 четность (или нечетность), установленнуюпервым дополнительным импульсом в посылке. На эпюрах 10 показан процесс восстановления поступившей информации на основе входного сигнала.Детектор 2 переходов выполнен в видеэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 21 с интегрирующей цепкой 81, С 1 на входе (фиг,4 а),Формирователь 3 содержит ключ 22, о:- почку В 2, С 2, инвертор 23, дифферен;рующую цепь 24 и инвертор 25 (фиг,4 б),Распределитель 4 импульсов содержитключ 26, цепочку ВЗ, СЗ, пороговый элемент 27, инвертор 28, дифференцирующие цепи29, 30 (фиг,4 в).Элемент ИЛИ 13 представляет собой 5 логический элемент ИЛИ с дифференцирующими цепочками на входах.Работу устройства рассмотрим в режимах: исходное состояние, а такке запись и 10 считывание информации. В исходном состоянии сигнал на вход 1 не поступает. На выходе триггера 6 - сигнал"Лог,О", на инверсном выходе триггера 8 - сигнал "Лог,1", Триггер 7 находится в произвольном состоянии,При поступлении сигнала в коде "Манчестер" (эпюры 3 на фиг.2 и 3) интегрирующая цепочка К 1 С 1 формирователя 2 (фиг,4) задерживает изменение напряжения на втором входе элемента 21 неравнозначности по сравнению с напряжением на пер 15 20 вом входе. В результате при каждом перепаде входного сигнала уровни напряжений на входах элемента 21 неравноэначности становятся на время около 0,01 Т неодинаковыми, что вызывает появление основного импульса (эпюры 4 на фиг,2 и 3) теле 3 (фиг.4 б) и распределителе 4 (фиг,4 в) и быстрый разряд конденсаторов С 2 и СЗ почти до нулевого уровня, После размыкания ключей 22 и 26 конденсаторы С 2 и СЗ начинают заряжаться. При этом в формировате ле 3 конденсатор. С 2 успевает зарядиться до уровня переключения инвертора 23 на время, примерно 1,2 Т, а в распределителе 4 конденсатор СЗ успевает зарядиться до уровня переключения порогового устройства 27 за время, примерно равно (2,53)Т,35 40 Таким образом, если с момента последнего перепада входного сигнала прошло время, равное примерно 1, 2 Т, то на выходе формирователя 3 появится дополнительный импульс (эпюра 5 на фиг.2 и 3),Во время поступления информационной посылки конденсатор СЗ, коммутируемый ключом 26, не успевает зарядиться, и на выходе порогового устройства 27 (выход П) существует сигнал "Лог,1" (эпюра 7 на фиг.2 и 3), который позволяет срабатывать триггеру 8 при поступлении на его вход первого дополнительного импульса, а также позволяет блоку 9 оперативной памяти осуществлять запись информации,Кроме того, импульс, поступающий с третьего выхода распределителя 4, устанавливает в О счетчик 15 адресов,на выходе элемента 21,Импульсы с выхода детектора 2 вызывают замыкание ключей 22 и 26 в формирова Основные и дополнительные импульсы, поступая через схему 5 ИЛИ на вход триггера 6, вызывают срабатывание последнего (эпюра 8 на фиг.2 и 3). Сигнал с выхода триггера 6 поступает на второй вход элемента 13 ИЛИ, в котором выделяются импульсы, соответствующие передним фронтам сигнала с триггера 6 (эпюры 6 на фиг.2 и 3). Эти импульсы, поступающие на С-вход блока 9 оперативной памяти, производят запись в него информации, поступающей на О-вход, по адресам, которые задаются с помощью счетчика 15 адресов,Необходимо отметить очевидную из фиг.2 и фиг,З следующую особенность работы предложенного устройства. Если исходное состояние кода "Манчестер" соответствует "Лог,О" (эпюра 3 на фиг.2), то до появления первого дополнительного импульса успевает образоваться четное количество основных импульсов (эпюра 4 на фиг.2) и информация в блок 9 оперативной памяти запишется в прямом коде(эпюра 10 на фиг.2), Если исходное состояние кода "Манчестер" соответствует "Лог,1" (эпюра 3 на фиг.З), то до появления первого дополнительно импульса успевает образоваться нечетное количество основных импульсов (эпюра 4 на фиг,З), и информация в блок 9 оперативной памяти запишется в инверсном коде (эпюра 10 на фиг.З).По переднему фронту первого дополнительного импульса, поступающего через открытый элемент 14 И на С-вход триггера 7, происходит установка последнего (Эпюры 9 на фиг,2 и 3), Если до первого дополнительного импульса поступило четное количество основных импульсов, то триггер 7 устанавливается в состояние "Лог.О" (зпюра 9 на фиг,2), Задним фронтом первого дополнительного импульса О-триггер 8 в соответствии с постоянным уровнем "Лог,1" на его О-входе, устанавливается по инверсному входу в состояние "Лог,О". Тем самым элемент 14 И закрывается, последующие дополнительные импульсы не оказывают влияния на состояние триггера 7, равно как и на состояние триггера 8,Если до первого дополнительного импульса поступило нечетное количество основных импульсов(эпюры 4 и 5 на фиг,З), то триггер 7 дополнительным импульсом устанавливается в состояние "Лог,1" (зпюра 9 на фиг.З). Ьлокирование этого состояния происходит аналогично вышеописанному.По окончании поступления информации на вход 1 устройства через время (2, 53) Т на выходах распределителя 3 (Фиг.4 в) вырабатывается два управляющих сигнала. Первый импульсный сигна черездиффзренцирующую цепь 30 (выход 1) устанавливает в состояние "Лог,О" триггер 6, второй потенциальный (выход П) устанавливает в состояние "Лог,О" триггер 8. Устройство приходит в исходное состояние,Считывание информации из блока 9 оперативной памяти происходит после окончания поступления информации путем запуска генератора 16 импульсов сигналом со второго выхода распределителя 4, Блок 9 оперативной памяти при этом переходит в режим "считывания", На тактирующий вход блока 9, а также через элемент задержки 12 на счетный вход счетчика 15 адресов поступают импульсы с выхода элемента 13, в результате цего с выхода блока 9 осуществляется считывание записанной информации через элемент 10 ИСКЛЮЧАЮЩЕЕ ИЛИ,В зависимости от состояния триггера 7 происходит вь 1 дача данных с элемента 10 либо в прямом коде, как они записаны в блоке 9, либо в обратном, Последний случай соответствует записи данных в блок 9 в обратном коде зпюра 10 на фиг.3). После двойного. преобразования информация на выходе устройстве появляется в прямом коДе.На выходы 18 и 20 устройства поступают также соответственно импульсы с выхода генератора 16, необходимые для стробирования считанной из блока 9 оперативной памяти информации для последующей ее обработки, а также сигнал переполнения счетчика 15 адресов, служащий для определения начала многократно считываемой из блока 9 инфдрмации,Таким образом, независимо от того, с какого начального уровня стала поступать информация в коде "Манчестер", предлагаемое устройство обеспечивает выдачу без потерь в полном объеме в прямом коде передаваемую информацию. В этом заклюцается технико-зкономические преимущества предлагаемого устройства для декодирования кода "Манчестер" по сравнению с прототипом и другими аналогицными решениями. Ф о р мул а из о бр ете н и я Устройство для декодирования кода"Манчестер", содержащее первый-третийтриггеры, выход третьего триггера соединен5101520303540 с входом первого элемента задержки, второй элемент задержки, элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и счетчик, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности декодирования за счет уменьшения потерь информации, в устройство введены блок оперативной памяти, распределитель импульсов, генератор импульсов, формирователи импульсов, элементы ИЛИ и детектор переходов, вход которого объединен с информационным входом блока оперативной памяти и является.входом устройства, выход детектора переходов подключен к первому входу первого элемента ИЛИ, входу распределителя импульсов и входу первого формирователя импульсов, вьход которого соединен с вторым входом первого элемента ИЛИ, первым входом элемента И и С-входом третьего триггера, О-вход которого подключен к источнику логической единицы, выход первогоэлемента задержки соединен с вторым входом элемента И, выход которого подключен к С-входу второго триггера, выход которогосоединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого элемента ИЛИ соединен с С-входом первого триггера, первый выход распределителя импульсов подключен к В-входу первоготриггера, выход которого соединен с О-входом второго триггера и входом второго формирователя импульсов, выход которого подключен к первому входу второго элемента ИЛИ, выход которого непосредственно ичерез второй элемент задержки соединен соответственно с тактовым входом блока оперативной памяти и счетным входом счетчика, второй выход распределителя импульсов подключен к входу выбора режимаблока оперативной памяти и входу генератора импульсов, выход которого соединен с вторым входом второго элемента ИЛИ и является тактовым выходом устройства, третий выход распределителя импульсов подключен к входу обнуления счетчика, разрядные выходы которого соединены с адреснь 1 ми входами блока оперативной памяти, выход которого подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,50выход которого является информационнымвыходом устройства, выход переполнениясцетчика является выходом синхронизацииустройства.Риг. 2 4 Улуг фиг 4орректор Л.Ливри Составитель Л.Олц Техред М,Моргентал ка то изводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина,5 4 Ю Е 7 У У Й аз 1291 ТиражВНИИПИ Государственного комитет113035, Москва. Подписноео изобретениям и открытиям при ГКНТ ССС5, Раушская нэб 4/5