Устройство для контроля циклограмм

(5)5 НИЕ ИЗОБРЕТ К АВ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССР М 1003088, кл. 6 06 Р 11/10, 1983.Авторское свидетельство СССР М 813432, кл. 6 06 Р 11/00, 1981.Авторское свидетельство СССР М 1277114, кл. 6 06 Р 11/00, 1986. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИКЛОГРАММ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля временных параметров работы объектов автоматизированных систем управления. Цель иэобретения - повышение достоверности и надежности контроля циклограмм, Устройство содержит регистр 1 микрокоманд, счетчик 3 тактов, элемент ИЛИ 4 и группу каналов контроля, содержащих регистр 9, счетчик 10, задатчик 11 допустимых значений ошибки, коммутаторы 12-14, сумматор 15, схему 16 сравнения, одновибраторы 17 - 19, элемент ИЛИ 20. Сумматор 15 и регистр 9 образуют накапливающий сумматор, Устройство обеспечивает контроль длительности управляющих сигналов и использование допускового контроля. 4 ил,1702341 10 15 20 25 30 Изобретение относится к автоматике и вычислительной технике и може быть использовано для контроля временных диаграмм работы объектов автоматизированных систем управления,Целью изобретения является повышение достоверности и надежности контроля циклограмм за счет контроля длительности управляющих сигналов и использования допусков при контроле.Сущность изобретения состоит в вычислении для реализации каждого управляющего сигнала разности между суммой моментов времени его появления и времени его существования в процессе выполнения циклограммы с последующим сравнением полученной разности с ее априорным значением после выполнения циклограммы,Заключение о правильности формирования 1-го (-1, К) управляющего сигнала в процессе выполнения циклограммы делается на основе проверки выполнения неравенства;3(," тЦ Х тЦ) Т д 1 й (1)l где: Щ - сумма моментов времени начала действия 1-го управляющего сигнала в процессе выполнения циклограмм;,Р б) - суммарная длительность /-го управляющего сигнала в процессе выполнения циклограммы;Тд - априорное значение разности1- , т);Ь - допустимое значение разности различия между апостериорным и априорным значениями разностей.На фиг, 1 приведена функциональная схема устройства; на фиг. 2 - пример реализации задатчика допустимых значений ошибки; на фиг. 3 - временная диаграмма работы устройства; на фиг, 4 - примеры ошибок, не обнаруживаемых известным устройством,Обозначения, принятые на фиг. 3-4, соответствуют нумерации на фиг. 1-2,Устройство содержит регистр 1 микро- команд(с выходами 1,1-1.К), каналы 2,1-2,К контроля управляющих сигналов (К - число управляющих сигналов в циклограмме), счетчик 3 тактов, элемент ИЛИ 4, вход 5 сигналов микрооперации устройства, вход 6 синхронизации устройства, вход 7 окончания циклограммы устройства, выход 8 ошибки устройства, В каждом канале контроля управляющих сигналов имеется регистр 9, счетчик 10, зэдатчик 11 допустимых значений ошибки, с первого по третий коммутаторы 12-14, сумматор 15, схема 16 сравнения, с первого по третий одновибраторы 17-19, элемент ИЛИ 20, информационный вход 21, выход 22 знакового разряда, выходы 23 информационных разрядов регистра. Сумматор 15 и регистр 9 образуют накапливающий сумматор.Устройство работает следующим образом. В исходном состоянии все элементы памяти устройства обнулены (цепи установки исходного состояния на фиг. 1 условно не показаны), Перед началом работы через вход 21 в регистры 9 каналов заносятся дополнительные коды. значений (- Тзад). При1 поступлении импульса на вход 6 синхронизации в регистр 1 записывается первая микрокоманда циклограммы и содежимое счетчика 3 увеличивается на единицу, Если, например, в первом такте формируется 1-й управляющий сигнал, то на выходе 1, регистра 1 появляется единичный сигнал, По переднему фронту этого сигнала возбуждается одновибратор 17. Сигнал с выхода одновибратора 17 открывает по первому управляющему входу коммутатор 12 и через элемент ИЛИ 20 поступает на вход синхронизации регистра 9, При этом сумматор 15 суммирует содержимое регистра 9 и содержимое счетчика 3. По заднему фронту сигнэла с выхода одновибратора 17 результат суммирования с выхода сумматора 15 записываетсяя в регистр 9.При поступлении на вход 6 следующего импульса синхронизации в регистр 1 с входа 5 записывается очередная микрокоманда циклограммы, При этом сигналом с выхода 1 Л регистра 1 счетчик 10 открыт по Ч-входу и по заднему фронту импульса синхронизации его содержимое увеличивается на единицу,В процессе выполнения последующихмикрокоманд циклограммы функционирование канала 2. происходит аналогично до окончания формирования 1-го управляющего сигнала.Если при записи очередной микрокоманды в регистр 1 сигнал на выходе 1. исчезнет, что соответствует факту окончания реализации 1-го управляющего сигнала, то возбуждается одновибратор 18, По сигналу с выхода одновибратора 18 обратный код 55 содержимого счетчика 10 через коммутатор12 поступает на сумматор 15, Кроме того, на сумматор 15 поступает содержимое регистра 9 и единичный сигнал с выхода одновибратора 18. При этом из содержимого5 10 15 20 25 30 35 40 50 регистра 9 производится вычитание содержимого счетчика 10. Сигналом с выхода элемента ИЛИ 20 результат (с 1- б 1) с выходасумматора 15 заносится в регистр 9,. Послеэтого сигнал с выхода одновибратора 19обнуляет счетчик 10.Далее устройство функционирует аналогично изложенному выше алгоритму,Если в процессе выполнения циклограммы снова будет формироваться -й управляющий сигнал, то в канале 2. моментего возникновения и длительность фиксируется и обрабатывается аналогично изложенному выше алгоритму,После выполнения циклограммы в регистре 9 будет храниться код разности , Щ -б) - Тзад,л Если этот код положительный,то сигнал с выхода 22 регистра 9 открываеткоммутаторы 13 и 14 и на первый вход схе;мы 16 сравнения поступает код с выходоврегистров 9, а на второй вход схемы 16 сравнения поступит код Ь с первого выхода задатчика 11, Если код разностиотрицательный, то сигнал с выхода 22 регистра 9 открывает коммутаторы 13 и 14 такимобразом, что на первый вход схемы 16 сравнения с выхода 22 регистра 9 поступаетинвертированное значение информационных разрядов, а на второй вход схемы 16сравнения поступает код 4 с второго выхода задатчика 11.Таким образом, независимо от знакарезультата, полученного в процессе выполнения циклограммы, в каждом канале устройства проверяется выполнениенеравенства(1).При поступлении на вход 7 сигналаокончания циклограммы схемы 16 сравнения всех каналов открываются по управляющим входам, Если в каком-либо канале 2.Я 61,К/устройства неравенство(1) не выполняется,то на выходе появляется сигнал ошибки, который через элемент ИЛИ 4 поступаетна выход 8 устройства. Формула изобреения Устройство для контроля циклограмм, содержащее регистр микрокоманд, счетчик тактов, элемент ИЛИ и К каналов контроля, включающие первый одновибратор, накапливающий сумматор и схему сравнения, причем вход сигналов микроопераций устройства соединен с информационным входом регистра ми крокоманд, вход синхронизации устройства связан с входом синхронизации регистра микрокоманд и счетным входом счетчика тактов, с первого по К-й выходы регистра микрокоманд соединены с входами, первых одновибраторов соответственно, первого - К-го каналов контроля, вход окончания циклограммы устройства связан с управляющими входами схем сравнения всех каналов контроля, выходы схем сравнения с первого по К-й каналов контроля соединены с входами элемента ИЛИ, выход которого является выходом ошибки устройства, вход окончания циклограммы подключен к входу сброса счетчика тактов, от л и ч а ю щ ее с я тем, что, с целью повышения достоверности и надежности контроля циклограмм, в каждый канал контроля введены счетчик, задэтчик допустимых значений ошибки,. три коммутатора,второй и третий одновибраторы, элемент ИЛИ, выход счетчика тактов соединен с первыми информационными входами первых коммутаторов всех каналов контрол 4, -й выход (=1,К) регистра микрокоманд связан с входом второго одновибратора и с входом блокировки счетчика -го канала контроля, инверсный выход которого подключен к информационному входу первого коммутатора -го канала контроля, причем в каждом канале контроля выход первого коммутатора соединен с информационным входом накапливающего сумматора, выход первого одновибратора связан с первым управляющим входом первого коммутатора-и с первым входом элемента ИЛИ канала контроля, выход второго одновибратора соединен с вторым управляющим входом первого коммутатора, с входом разрешения суммирования накапливающего сумматора, с вторым входом элемента ИЛИ канала контроля и с входом третьего одновибратора, выход элемента ИЛИ подключен к входу синхронизации накапливающего сумматора, выход третьего одновибратора соединен с входом сброса счетчика, выходы информационных разрядов накапливающего сумматора связаны с прямыми и инверсными информационными входами второго коммутатора, выход которого подключен к первому информационному входу схемы сравнения, выход знакового разряда накапливающего сумматора соединен с управляющими входами второго и треть= о коммутаторов, первый и второй выходь: зсдатчика допустимых значений ошибки канала контроля соединены с первым и вторым информационными входами третьего коммутатора, выход которого соединен с втооым информационным55 входом схемы сравнения, счетный вход счетчика соединен с входом синхронизации устройства, а синхронный информационный вход накапливающего сумматора - синформационным входом устройства.1702341 Составитель В.ВоронковТехред М.Моргентал Корректор Н.Ревская Редактор З.Слиган Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Заказ 4542 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5