Сдвиговый регистр

С 01 ОЭ СОЛЕ ТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 24528 А 1(5115 6 1 ИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВ ЕЛЬСТВУ льство СССР 19/00, 1982.02 ИР 1. ЬКО.347,3нкциональна к вычислитель- использовано в ерного запомиющего по принервый вышел" повышение надежя сдвигового региенных параметров птации длительно- формации из преОСУДАРСТБЕННЫИ КОМИТЕТ10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Северный научно - исследовательский институт промышленности(57) Изобретение относится к вычислительной технике и может быть использовано в качестве асинхронного буферного запоминающего устройства, Цель изобретения - повышение надежности функционирования эа счет адаптации длительности циклов передачи информации к временным характеристикам элементов, Сдвиговый регистр состоит из и последовательно соединенных 1 т 1-разрядных ячеек памяти, каждая из которых содержит гп ВЯ-триггеров, п 1 записывающих элементов ЗАПРЕТ, управляющий Изобретение относитсной технике и может бытькачестве асинхронного бунающего устройства, работципу "первый вошел -(Р 1 ГО).Цель изобретения -ности функционированистра при разбросе времего элементов за счет адасти циклов передачи ин элемент ЗАПРЕТ, первый и второй элементы ИЛИ, п 1 блокирующих элементов ЗАПРЕТ и гп элементов И. Информационными входами сдвигового регистра являются прямые входы записывающих элементов ЗАПРЕТ первой ячейки памяти, а информационными выходами - единичные выходы ВЯ-триггеров последней и - й ячейки памяти. Организация управляющих цепочек с использованием как первого и второго элементов ИЛИ и управляющего элемента ЗАПРЕТ, так и блокирующих элементов ЗАПРЕТ и элементов И препятствует записи информации в какой-либо из ВЯ - триггеров ячейки памяти до завершения обнуления всех ее ВЯ-триггеров и позволяет сформировать сигнал на В-входе ЙЯ-триггера в случае отсутствия единичного сигнала на его Я-входе и только после переписи содержимого данного разряда в соответствующий разряд последующей ячейки памяти, что предотвращает возникновение сбоев при работе сдвигового регистра из-за разброса временных характеристик элементов и, следовательно, повышает надежность функционирования сдвигового регистра, 1 ил,дыдущей ячейки памяти в последующую и гашения предыдущей ячейки памяти к временным характеристикам элементов,На чертеже схематически представлен предложенный сдвиговый регистр.Регистр состоит из и одинаковых ячеек 1.1 - 1.п памяти, ориентированных на прием и хранение т-разрядных двоичных слов, содержащих единицу хотя бы в одном иэ разрядов (например, один из разрядов может быть отведен для хранения маркера, указы 162452810 15 вэющего на наличие слова в ячейке памяти). Вторая ячейка 1.2 памяти представлена в виде функциональной схемы.Каждая из ячеек 1.1 - 1.п памяти содержит гп ВЯ - триггеров 2.1 - 2.щ, щ записывающих элементов ЗАПРЕТ 3.1 - З.щ, управляющий элемент ЗАПРЕТ 4, первый 5 и второй 6 элементы ИЛИ, щ блокирующих элементов ЗАПРЕТ 7.1 - 7,щ и щ элементов И 8,1 - 8.щ. Информационные входы первой ячейки 1.1 памяти являются информационными входами 9.1 - 9.п 1 сдвигового регистра, а информационные выходы последней ячейки 1.п памяти являются информационными выходами 10.1 - 10.щ сдвигового регистра.Сдвиговый регистр работает следующим образом.В исходном состоянии сдвигового регистра во всех ячейках 1.1 - 1,п памяти ВЗ - триггеры 2.1 - 2.гп находятся в нулевом состоянии, т. е. в сдвиговом регистре не хранится никакой информации.На информационные входы 9.1 - 9.щ сдвигового регистра поступают сигналы кода слова, содержащего от одной до щ единиц. Минимальная длительность импульсов, соответствующих единицам, не должна быть менее максимального суммарного времени срабатывания записывающего элемента ЗАПРЕТ З,К (где К = 1 - щ) и ВЯ-триггера 2.К. По истечении времени задержки срабатывания триггеров первой ячейки 1,1 памяти единичные сигналы вводимого кода появляются на прямых входах соответствующих записывающих элементов ЗАПРЕТ 3,1 - З.щ ячейки 1.2 памяти. Появление единичных сигналов на выходах записывающих элементов ЗАПРЕТ 3.1 - З,гп (или хотя бы на выходе одного из этих элементов) приводит к срабатыванию соответствующих ВЯ-триггеров 2,1 - 2.щ и переходу их в единичное состояние, а также к появлению единичного сигнала на выходе второго элемента ИЛИ 6. Поступление единичного сигнала с выхода элемента ИЛИ 6 на инверсный вход управляющего элемента ЗАПРЕТ 4 обеспечивает фиксацию нулевого сигнала на его выходе, в результате чего элементы ЗАПРЕТ 3,1 - Злп остаются открытыми для сигналов, поступающих на их прямой вход. Кроме того, единичные сигналы с выходов соответствующих элементов ЗАПРЕТ 3,1 - З.щ, поступая на инверсные входы соответствующих им блокирующих элементов ЗАПРЕТ 7.1 - 7.щ, блокируют поступление единичных сигналов на й-входы ВЯ - триггеров 2.1 - 2,щ, предотвращая сброс в нуль тех В 5-тригге 20 25 30 35 40 45 50 55 ров 2.1 - 2,щ, которые были переведены вединичное состояние. По истечении времени задержки второй ячейки 1.2 памяти в такой же последовательности срабатывают элементы третьей ячейки 1,3 памяти и т. двплоть до элементов последней ячейки 1,п памяти. В итоге код первого поступившего на информационные входы 9.1 - 9.щ слова временно запоминается во всех ячейках 1,1 - 1.п памяти сдвигового регистра.При наступлении паузы между первым и вторым словом, т, е, после снятия сигналов кода первого слова с информационных входов 9,1 - 9,щ на всех этих входах устанавливаются нулевые сигналы, что соответствует отсутствию информации на входах регистра, В результате на выходах записывающих элементов ЗАПРЕТ 3.1 - З.щ (одного или нескольких) первой ячейки 1.1 памяти единичные сигналы меняются на нулевые, разрешая прохождение сигналов с выходов элементов И 8,1 - 8,щ через блокирующие элементы ЗАПРЕТ 7.1 - 7.щ на й - входы ВЗ -триггеров 2.1 - 2.щ. Таким образом, происходит установка в нуль тех ВЯ - триггеров 2.1 - 2,щ первой ячейки 1.1 памяти, в которые были записаны единичные значения разрядов кода первого слова, и первая ячейка 1.1 памяти освобождается.Освобождение первой ячейки 1.1 памяти приводит к исчезновению единичных сигналов на информационных входах второй ячейки 1.2 памяти, а следовательно, на выходах записывающих элементов ЗАПРЕТ 3,1 - Злп этой ячейки памяти, Единичные сигналы кода первого слова, поступающие на входы некоторых элементов И 8,1 - 8.п 1 второй ячейки 1,2 памяти с входов и выходов соответствующих ВЯ-триггеров 2.1 - 2.щ третьей ячейки 1,3 памяти, вызывают появление нд выходах этих элементов И единичных сигналов. Эти сигналы через открытые нулевым сигналом на инверсном входе соответствующие блокирующие элементы ЗАПРЕТ 7,1 - 7.щ поступают на йвходы находящихся в единичном состоянии ВЯ - триггеров 2.1 - 2.п 1 второй ячейки 1.2 памяти и переводят эти триггеры в нулевое состояние, освобождая вторую ячейку 1.2 памяти.Аналогичным образом освобождаются третья 1,3 и последующие ячейки памяти, включая ячейку 1,(п - 1) памяти.В ячейке 1.п памяти код первого слова сохраняется, поскольку на входах ее элементов И 8.1 - 8 лп отсутствуют сигналы, обеспечивающие формирование сигналов сброса ВЗ-триггеров 2,1 - 2.щ этой ячейки через блокирующие элементы ЗАПРЕТ 7,1 -7.гп, открытые нулевыми сигналами с выхо- лизирует об отсутствии информации в сдвидов записывающих элементов ЗАПРЕТ 3,1- говом регистре,З,гп ячейки 1,п памяти. Соответственно единичный сигнал наСохранение кода первого слова в ячей- выходе этого элемента ИЛИ 5 указывает наке 1.п памяти приводит к запиранию по ин наличие в ячейке 1,п памяти информации,версным входам ее записывающих которая должна быть воспринята приемниэлементов ЗАПРЕТ 3.1 - Злп единичным сиг- ком. Последующее изменение содержимогоналом, поступающим с выхода первого эле- ячейки 1.п памяти можно осуществить пумента ИЛИ 5 через управляющий элемент тем гашения хранящегося в ней кода слова,ЗАПРЕТ 4, открытый по инверсному входу 10 для чего необходимо подать единичный сигнулевым сигналом с выхода второго элемен- нал на оба входа всех элементов И 8.1 - 8.тта ИЛИ 6 с момента установления нулевого этой ячейки. Этот сигнал подтвердит нулесигнала на выходах всех записывающих вое состояние тех ВЯ - триггеров 2.1 - 2,а, вэлементов ЗАПРЕТ 3.1 - З.в этой ячейки в которых были запомнены нулевые значениярезультате освобождения предыдущей.15 разрядов слова, и переведет в нулевое соячейки 1.(п - 1) памяти, стояние ВЯ-триггеры, хранившие единичПоэтому при поступлении на информа- ные значения разрядов слова, ужеционные входы 9.1 - 9.а сдвигоеогс регист- воспринятого приемником,ра кода второго слова рассмотренным Освобождение ячейки 1,п памяти приобраэом работают ячейки 1.1 - 1,(п - 1) па ведет к разблокированию ее записывающихмяти, в результате этот код поступает в элементов ЗАПРЕТ 3.1 - З.п 1, в результатеячейку 1.(п - 1) памяти. чего в ячейку 1.п памяти будет занесеноПри наступлении паузы после второго содержимое ячейки 1,(п - 1) памяти, в послова описанным образом освобождаются завершении процесса запоминания содерячейки 1.1 - 1.(п - 2) памяти, а код второго 25 жимого ячейки 1.(п - 1) памяти в ячейке 1.пслова сохраняется в ячейке 1.(п - 1) памяти памяти будут сформированы сигналы освоблагодаря тому,что все элементы И 8. 1-8.в бождения ячейки 1.(п - 1) памяти, В своюэтой ячейки закрыты по одному из входов очередь, освобождение этой ячейки памятинулевыми сигналами, поступающими с вы- вызовет перепись в нее информации изходов заблокированных элементов ЗАПРЕТ 30 предыдущей ячейки памяти и освобождение3.1 - З.гп ячейки 1,п памяти. предыдущей ячейки после переписи ее соПри поступлении на информационные держимого в последующую ячейку памяти.входы 9,1 - 9.в третьего и последующих Этот процесс будет продолжаться до техслов их коды запоминаются соответственно пор, пока содержимое каждой из занятыхв ячейках 1.(п - 2) и предыдущих ячейках 35 ячеек памяти не будет переписано в послепамяти. Код последнего и-го слова будет дующую ячейку, т. е, пока весь массив хразаписан в ячейку 1.1 памяти. нящейся в сдвиговом регистре информацииДля взаимодействия сдвигового регист- не будет сдвинут на один шаг (на одну ячейра с источником поступающей на него ин- ку памяти) в сторону последней ячейки 1.пформации и с приемником информации, 40 памяти, информационные выходы которойхранящейся в сдвиговом регистре, могут ис- (т. е. выходы ее ВЯ - триггеров 2,1 - 2,гп) явпользоваться выходы первых элементов ляются информационными выходами 10.1 -ИЛИ 5 ячеек 1.1 и 1.п памяти и входы зле лп сдвигового регистра.ментов И 8.1 - 8.т последней ячейки 1.и Из сказанного следует, что для освопамяти. 45 бождения сдвигового регистра, т. е. для обЕдиничный сигнал на выходе элемента нуления всех его ячеек памяти даже в случаеИЛИ 5 первой ячейки 1,1 памяти указывает полной занятости регистра, достаточнона занятость этой ячейки, а сохранение это- сформировать на входах элементов И 8,1 -го сигнала после снятия кода очередного 8.т последней ячейки 1,п памяти последослова с информационных входов 9.1 - 9.гп 50 вательность из и единичных сигналов,сдвигового регистра указывает на то, что все Для одновременного обнуления всехячейки 1.1 - 1.п памяти заняты, и в случае ячеек 1.1 - 1.п памяти сдвигового регистрапоступления на входы сдвигового регистра в них могут быть использованы ВЗ - триггерыкода следующего слова этот код не будет с двумя В - входами, причем взаимосвязанпринят в регистр. 55 ные вторые В - входы всех ВЯ - триггеров обНулевой сигнал на выходе элемента разуют в этом случае цепь сброса (установкиИЛИ 5 последней ячейки 1,п памяти в слу- в нуль) сдвигового регистра.чае, когда его длительность превышает ин- Использование в сдвиговом регистретервал времени, требуемый для записи элементов, препятствующих записи инфорвходного слова в эту ячейку памяти, сигна- мации в отдельные разрядные триггеры1624528 Составитель Н.ВасильевТехред М.Моргентал Корректор Л.Бескид Редактор М,Келемеш Заказ 194 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ячейки памяти до завершения процесса установки в нуль всех триггеров этой ячейки, а также элементов, формирующих сигнал на В - входе какого - либо триггера только после завершения переписи содержимого этого 5 триггера в соответствующий триггер последующей ячейки памяти, предотвращает возникновение сбоев из-за разброса временных характеристик элемента регистра и, следовательно, повышает надежность 10 функционирования сдвигового регистра,Формула изобретенияСдвиговый регистр, состоящий из последовательно соединечных гп-разрядных ячеек памяти, каждая из которых содержит 15 тп ВЯ-триггеров, и записывающих элементов ЗАПРЕТ, управляющий элемент ЗАПРЕТ и первый элемент ИЛИ, к выходу которого подключен прямой входуправляющего элемента ЗАПРЕТ, выход которого 20 связан с объединенными инверсными входами записывающих элементов ЗАПРЕТ, выход К - го записывающего элемента ЗАПРЕТ(К = 1- и), прямой вход которого является информационным входом К - го разряда 25 ячейки памяти, соеднен с В - входом К - го ВЯ - триггера, единичный выход которого подключен к соответствующему входу первого элемента ИЛИ и является информационным выходом К - го разряда ячейки 30 памяти, информационные входы каждой ячейки памяти, кроме первой, подсоединены к информационным выходам соответствующих разрядов предыдущей ячейки памяти, информационные входы первой ячейки памяти являются информационными входами сдвигового регистра, а информационные выходы последней ячейки памяти - его информационными выходами, о т л и - ч а ю щ и й с я тем, что, с целью повышения надежности функционирования за счет адаптации длительности циклов передачи информации к временным характеристикам элементов, в каждую ячейку памяти сдвигового регистра введены второй элемент ИЛИ, и блокирующих элементов ЗАПРЕТ и и элементов И, выход второго элемента ИЛИ подключен к инверсному входу управляющего элемента ЗАПРЕТ, выход К - го записывающего элемента ЗАПРЕТ связан с соответствующим входом второго элемента ИЛИ и с инверсным входом К-го блокирующего элемента ЗАПРЕТ, прямой входкоторого соединен с выходом К - го элемента И, а выход - с В - входом К-го ВЯ - триггера, причем первый и второй входы К-го элемента И подсоединены соответственно к К-му информационному выходу и к выходу К-го записывающего элемента ЗАПРЕТ последующей ячейки памяти.