Программируемый контроллер

(55 0 05 В 19/08 ГОСУДАРСТВЕН(ЫЙ КОМИТЕТПО,ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 1 .ЯД (111 Ж 1.- ) дг.. Е 1 Е.ИОЕгА ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 1007106, кл. 6 05 В 19/08; 6 Об Р 9/22,198.1.Майоров С.А., Новиков Г.И. Принципыорганизации цифровых машин. ЛМашиностроение, 1974, с. 203-215.Авторское свидетельство СССР1 Ф 1203525, кл. 0 05 Г 9/22, 1984,(54) ПРОГРАММИРУЕМЫЙ КОНТРОЛЛЕР Изобретение относится к автоматике и вычислительной технике и может быть использовано в АСУ ТП (для управления динамическими процессами),Целью изобретения является повышение быстродействия и уменьшения объема оборудования программируемого контроллера путем обеспечения высокой гибкости адресации микрокоманд за счет обеспечения ветвлений как по значениям логических условий, проверяемым после выполнения текущей микрокоманды, так и по их булевым производным (значениям, сформированным при выполнении предыдущих микрокоманд),На фиг. 1 приведена функциональная схема предлагаемого программируемого контроллера; на фиг. 2 - фрагмент микропрограммы; на фиг, 3 - фрагменты микропрограммы, реализуемые глик рокомандами ветвления в предлагаемом программируе(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЛСУ ТП (для управления динамическими процессами), Целью изобретения является повышение быстродействия и уменьшения объема оборудования программируемого контроллера. Сущность изобретения заключается в высокой гибкости адресации микрокомэнд путем обеспечения ветвлений как по значениям логических условий, проверяемым после вы. полнения текущей микрокоманды, так и по их булевым производным (значениям, сформированным при выполнении предыдущих микрокоманд). 4 ил. мом контроллере; на фиг, 4 - вреленая диаграмма работы контроллера.Программируемый контроллер (фиг. 1) содержит блок 1 памяти с выходами 2 микроопераций, выходами 3 кода адреса, выходами 4 кода условий, выходом 5 метки, регистр 6 адреса, регистр 7 микрокоманд, регистр 8 условий, триггер 9 пуска, генератор 10, коммутатор 11, первый мультиплексор 12 логических условий, второй мультиплексор 13 логических условий, блок 14 злементов И одновибратор 15, вход 16 кода операции, выходы 17.1 - 17.(М - 1) датчиков объекта управления (входы логических условий, вход 18 пуска, выходы 19 ликроопераций, выход 20 "Конец команды", выход 21 "Конец работы" первый выход 22 модифицируемой части адреса, второй выход 23 модифицируемой части адреса, первый вход 24 модифицированной части адреса, второй вход 25 модифицированной частиадреса, первый и второй выходы 26 и 27 генератора 10.Программируемый контроллер работает следующим образом.В исходном состоянии трИггер 9, регистр 7 (эа исключением триггера сигнала "Конец команды"), регистр 8 обнулены (цепи установки исходного состояния на схеме (фиг. 1) не показаны),Программируемый контроллер формирует микрокоманды ветвления первого типа (содержимое поля метки равно нулю) и второго типа (содержимое поля метки равно единице) и функционирует следующим образом. По сигналу пуска контроллера, поступающему на вход 18, триггер 9 устанавливается в единичное состояние и включает генератор 10. По заднему фронту импульса с выхода 36 генератора 10 в регистр 6 записывается код операции (адрес первой микрокоманды микропрограммы). По этому адресу иэ блока 1 памяти считывается первая микрокома нда ми кроп рограммы. По заднему фронту импульса с выхода 27 генератора 10 в регистр 7 записывается операционная часть микрокоманды, а в регистр 8 значения логических условий, вырабатываемые датчиками объекта управления и выдаваемые на входы 17.1-17,(й) устройства. При этом сигнал "Конец команды" на выходе 20 регистра 7 исчезает, а на объект управления через выходы 19 поступают сигналы микроопераций, В процессе выполнения микрокоманды значения логических условий на выходах 17,1-17.(М - 1) датчиков объекта управления изменяются. После выполения текущей микрокоманды на информационный вход регистра 6 поступает адрес очередной микрокоманды. Если выполняемая микрокоманда является линейной (на выходе 4 блока 1 памяти присутствует нулевой код) то значение Аи 1 определяется содержимым поля адреса текущей микрокоманды. При этом значения старшего и младшего разрядов модифицируемой части адреса с выходов 22 и 23 блока 1 памяти проходят соответственно через мультиплексоры 12 и 13 на входы 24 и 25 модифицированной части адреса.Если выполняется микрокоманда ветвления первого типа, то сигнал на выходе 5 блока 1 памяти отсутствует. Адрес Ам в этом случае формируется следующим образом, Немодифицируемая часть адреса с выхода 3 блока 1 памяти через коммутатор 11поступает на информационные входы регистра 6. Модифицируемая часть адреса с выходов 22 и 23 поступает на мультиплексоры12 и 13 соответственно, Сигнал с выхода 23 (эначение младшего разряда модифициро 55 жащий блок памяти микрокоманд, регистр адреса, регистр микрокоманд, регистр логических условий, коммутатор, первый и вто 5 10 15 20 25 30 35 40 45 50 ванной части адреса) проходит через мультиплексор 13 на вход 25,Значение старшего разряда модифицированной части адреса определяется значением проверяемого логического условия Х 1 ъ задаваемого кодом на выходе 4 блока 1 памяти. Значение выбранного логического условия Х через мультиплексор 12 поступает на вход 24 старшего разряда модифицированной части адреса очередной микро,;оманды,Если выполняется микрокоманда ветвления второго типа, то на выходе 5 блока 1 присутствует еди ичное значение метки. Немодифицированная часть адреса и значение старшего раэрядэ модифицированной части адреса в этом случае определяютсяаналогично определению их значений при выполнении микрокоманды ветвления первого типа. Значение младшего разряда модифицированной части адреса очередной микрокоманды определяется значением проверяемого логического условия, выработанным при выполнении предыдущей микрокоманды и хранящимся в регистре 8, Код проверяемого условия с выхода 4 блока 1 памяти поступает через блок 14 элементов И на адресный вход мультиплексора 13. При этом мультиплексор 13 передает значение Хс соответствующего выхода 81 =1, Й) регистра 8 на вход 25 модифицированной части адреса.По заднему фронту очередного импульса с выхода 26 генератора 10 в регистр 6 записывается код А+1. Далее контроллер функционирует аналогично описанному алгоритму.При появлении на выходе 21 регистра 7 сигнала "Конец работы" заканчивается работа контроллера, очередным импульсом с выхода 26 генератора 10 триггер 9 и регистры 7 (за исключением триггера сигнала "Конец команды") и 8 обнуляются, генератора 10 выключается.На фиг. 2 приведен фрагмент микропрограммы, при реализации которого требуется проверка условия Х до выполнения 1-й микрокоманды (МК - 1) и после ее выполнения, На фиг. 3 приведены фрагменты микропрограммы ветвления первого типа (фиг. За) и второго типа (фиг. Зб. Временная диаграмма работы программируемого контроллера при выполнении первой, второй и последней микрокоманд (МК; МК; МКК) микропрограммы приведены на фиг, 4.Формула изобретения Программируемый контроллер, содер 1621104рой мультнлексОры лоических услпе 1 ш, триггер пуска, генераэор та.товых импульсов, причем коды операций контроллера соединены с первой группой в;Одов 20 коммутатора, выход которого соеди,ен с информационным входом регистра адресз, выход регистра адреса соединен с входом блока памяти микрокоманд, выход Операционной части адреса микрокоманды блока 2 б памяти микрокомэнд соединен с информационным входом роистра микрокоманд, выход регистра микроколанд является выходами микроопераций устройстве, выход "Конец команды" регистра микрокоманд со- ЭО единен с управляяони 1 Входом коммутатора, вход п,скэ котроллерэ сведи е с Я-ВХОДОМ ГРИГЕГУСКЛ, ВАХОД К 610 РОГО соединен с входом генератор Гэк 1 ових илпульсов, первый Выход которого со д вен с Зб Входом синхоониээии регисэра э;эеса, второй выход генератора такоэьх мпульсов соедгнен с входом синхръизэции регистра микроопераций, выход кода логических условий блока памяти эикроко манд соедиен с инфорлационыл входом первого мультиплексора ло ич скиуслоВий, Входы логический услпвй контроллера соединены с группой и 4 орм; ц 1 О ных ,ходов первого мультиплексора логических ус 45 ловий, Выход регистра логи еск х услоэиь соединен с информационным входим второго мултиплексора логических услов,й, выходы немодфцируемой части адреса блока памяти соедиэоны с второй группой информэциогных входов коммутэгора, о тл ич а 1 о щ и йс л тем,что,с пельо повышения быстродействия и уменьшения обьема Обпрудования, устройство содержит блок :,ле"епэпв И, Одновибрэгор, выход метки бл ;а памяти соедине с уравляощ,фч входом б ока эгментов 11, в ход которого соеди, с информ:ционным входом Вгорого мультиплексора логических условий, информационные входы блокэ алеменэов И соединеы с входами поля кода условий блока пэмли ми г пкоманд, сьо Од "Конец рабо ы" рагисгр,з мнкрокомэнды соединен с первьмходом одновибратора, второй вход кото,Ого соединен с первым выходом генератора ээктовых импульсов, выход одновибрээ Ора соединен соответственно с Р-Г хо; лм регистра логических условий, триггера и регистра микрокомэнд, второй вход ге ера гора тактовых и 1 пульсов соедие с входом синхронизации регистра логи-эских условий, пнформэционые входы которсго соединены с входами логических условий конроллера, выходы первого и второго мультиплексоров логи еских условий соединены соответственно с входами моди 1 иирог;ээой части адреса первого входа коммутлэора1624404 г Составитель С, Зубковфенова Техред М.Моргентал Корректор М. Пож Тираж Подписноетвенного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., 4/5 аказ ИИПИ Госу Производственно.издательский комбинат "Патент", г. Ужгород, ул.Гагарина,