Цифровой регулятор

(51)5 В 11/26 ОС АРСТВЕННЫЙ КОМИТЕТ БРЕТЕНИЯМ И ОТНРЫТИЯМГННТ СССР сГ.Дрм-, у"фййДЯЬТОРСНОМ ИДЕТИЛЬСТВУ лиров анигическиповыше нипазоналятор с я ст станоточи ир одержит суммато тчик 4 6 регис ти оши операти ми, сче двторойной памяблок 8 первый 9 и вто изведений, вто маторы, Цель и за счет введен ОПИСАНИЕ ИЗОБРЕТЕНИЯ(21) 4348712/24-24 (22) 28.12,87 (46) 15,05.90. Бюл. У 18 (71) Ленинградский электротехнический институт им, В.И,Ульянова (Ленина) (72)- В.И,Водовозов,ф А,К,Пожидаев (Зц) и Али Хуссайн фарис (По (53) 62-50 (088,8) (56) Авторское свидетельство СССР У 1223206, кл, О 05 В 1/26, 1986. (54) ЦИФРОВОЙ РЕГУЛЯТОР (57) Изобретение относится к автоматике и может быть использовано в цифровых системах автоматического регу 2 ков, роботов и техноловок. Цель изобретения - ости и расширение диаования. Цифровой регутактовый генератор 1, р 2, счетчик Э до зосьо девяти, первый 5 и тры, блок 7 оперативбки регулирования, вной памяти управления, рой 10 блоки памяти про рой 11 и третий 12 сумзобретения достигается ия счетчиков 3, 4 и блотабл.-8 Во -Ио -6 Во -5 Во 8 А 7 о 6 Ао 5 А Изобретение относится к автоматике и может быть использовано в цифровых системах автоматического регулирования станков, роботов и технологических установок,Цель изобретения - повышение точности и расширение диапазона регулирования,На фиг, 1 представлена функциональрная схема устройства; на фиг. 2 - временные диаграммы работы тактового ген ер атор а и сч ет чик ов,Цифровой регулятор (фиг. 1) содержит, тактовый генератор 1, первый сумматор 2, счетчик 3 до восьми, счетчик4 до девяти, первый 5 и второй 6. ре 11(К)=Вое(К)+Ве(К)+В е(К)В еХкоторое, в свою очередь, соответствует передаточной функцииг) Во+В г+Вг Втге(г) 1+А,г -+А г Аг-где 0 - код управления; 25е=Ю. -Я - код ошибкиЕ - оператор дискретногопреобразования Лапласа; Во, В.,В, А., коэффициент передаточной1А функции;К - номер цикла работы регулятора. Получаемый в результате сложения код управления учитывает значения оши0000000 0000001 0000010 0000011 00001000000101 0000110 0000111 0001000 0001001 0001010 0001011 гистры, блок 7 оперативной памятиошибки регулирования, блок 8 оперативной памяти управления, перый 9 и второй 10 блоки памяти произведений,второй 11 и третий 12 сумматоры,Более высокая точность цифрового регулятора обеспечивается благодаря новой организации работы цифрового регулятора, Каждый К-й цикл формирования очередного кода управления 0(К) здесь разбит на девять в такт, Во время каждого такта происходт суммирование текущего значения кода с очередной парой слагаемых в соответствии с уравнеьыем.1(К)-А 1 К)-А 11(К)А 11(К),1бок и управленийза семь предшествующих цйклов работы регулятора, а отсутствие операций умножения исключаетпогрешности округления,Широкий диапазон регулирования устройства обеспечивается благодаря возможности перепрограммирования коэффициента уравнения, хранящегося в постоянных запоминающих устройствах, в соответствии с фактическими параметрами объекта управления,Устройство работает следующим образом,В ячейках блоков 9 и 1 О памяти произведений хранится следующая информация, представленная в таблице.-2 А, 2 В,11 1111 -1 В В исходном состоянии в ячейках блоков 7 оперативной памяти отсутствуетинформация, По сигналу "Сброс" сумматора 2, счетчики 3 и 4 и первый регистр 5 устанавливаются в "0"., Сигналом с выхода обратного переноса счетыка 4 в блок 7 по адресу 000 заносится код ОООО ошибки е(К), а в блок8 и регистр б - код 0000 управления . 25(К), Нулевой код второго сумматора12 подается на вход первого регистра 5,После запуска так ого генератора1 первый импульс с его первого выхода устанавливает счетчики 3 и 4 в "1",Код 001 появляется на первых адресныхвходах блоков 9 и 10 памяти произведений, образуя старшие разряды адреса, В момент появления импульса навтором выходе генератора 1 на второмадресном входе блока 9 устанавливается код ЕЕЕЕ ошибки е(К), хранящийся по адресу 001 блока 7, а на второмадресном входе блока 10 - код У ЛБ 4 Оуправления Б (К, хранящийся по адресу 001 блока 8, Коды ЕЕЕЕ и РЛЛ .образуют младшие разряды адреса блоков 9 и 10, Если код ЕЕЕЕ=0001,. токод произведения Ве(К) считывается из блока 9 по адресу 0010001, еслиЕЕЕЕ 0010 - то по адресу 0010010, ит,д. Аналогично определяется адрес вблоке 10, Коды произвдекй Ве(К)и А(К-), хранящиеся в соответствующих блоках 9 и 10 под адресаья 001ЕЕЕЕ и 001 БЛБ, складываются во втором сумматоре 11. По импульсу с третьего выхода генератора 1 полученнаясумма добавляется к содержимому регистра 5 на третьем сумматоре 12Во втором такте генератора 1 счетчики 3 и 4 устанавливаются в "2", Приэтом код ЕЕЕЕ ошибки е(К), храня 1 Ащийся по адресу 010 блока 7, поступа"ет в качестве нового подаг еса в 5 лок9, а код 1 ЛУЛ управления У(Х) фор"мирует новый подадрес в блоке 10. Вовтором сумматоре 11 складывается кодпроизведения Ве(К) из ячейки блока 9, имеюпгий адрес 010 ЕЕЕЕ, с кодом -АУ(К) из,ячейки 010 ЖЛЛ блока 10, Полученная сумма добавляетсяк содержимому первого регистра 5 насумматоре 12,В последующих пяти тактах генератора 1 повторяются аналогичные операции, в результате чего в регистре 5накапливается код В 1 е(К)+Ве(К)++ В е(К )-А 11(К)А.йк-) .Восьмым импульсом генератора 1счетчик 3 до восьми устанавливаетсяв "0", Код ЕЕЕЕ ошибки е(К), хранящийся в блоке 7 по адресу 000, подается в блок 9, из ячейки 000 ЕЕЕЕ которого в сумматор 11 переносится кодпроизведения Ве(К), Одновременно код1 ЛЛЛ управления 1(К) с ячейки под адресом 000 блока 8 подается в блок 10,с которого в сумматор 11 переноситсякод произведения -А Б(К), после чегосумма добавляется в первый регистр 5.Если принять А =О, в регистре окажется код управляющего воздействия У(К),соответствующим (1).В девятом такте генератора 1 первый счетчик 3 установится в , авторой - в "0", По сигналу с выходаобратного переноса этого счетчикаобновится информация в блоках 7 и 8под адресом 001, а также во второмрегистре 6. Импульсом с второго выхода генератора 1 в этом такте в первый регистр 5 заносится код "О", аимпульсом с третьего выхода генератора 1 этот код в сумматоре 12 суммируется с кодом "0" сумматора 1, 1564588В первом такте генератора 1 нового цикла вычислений код ЕЕЕЕ ошибки е(К), хранящийся в блоке 7 под адресом 010, подается на второй адресный вход блока 9, с которого, в первый сумматор поступает код произведения В е(К), имеющего адрес 001 ЕЕЕЕ, Одновременно код ЖЛЛ 3 управления 11(К), хранящийся в блоке 8 под ад ресом 010, подается на второй адресный вход блока 10, с которого в первый сумматор поступает код произведения -А.,1(К), имеющего адрес 001 1 ЛЛБ, Результат изтретьего сумматора 12 эаносится в первый регистр 5.Во втором такте генератора 1 этогоцикла вычислений счетчик 3 устанавливается в "3", а счетчик 2 - в "2", В20первый сумматор поступают кодыВе(К) и -АИ(К), и полученнаясумма добавляется к содержимому регистра 5,, В течение последующих шести тактовгенератора 1 в регистре 5 вновь накапливается код управления У(К). Впоследнем такте цикла первый счетчик3 устанавливается в "2", а второйсчетчик .4 - в."0", При этом обновляется информация е(К) и У(К) блоков 7и 8 под адресом 010, а также второгорегистра 6, после чего первый регистр5 очищаетсяВ следующем цикле вычислений кодыошибки е(К) и управления У(К) заносят 35ся в блоки 7 и 8 уже под адресами011, затем 100 и т.д, до 111, послечего первый счетчик 3 вновь выставиткод адреса 000, затем 001 и т,д.Таким образом, повышенная точностьпредлагаемого устройства определяетсявозможностью реализовать компенсационный регулятор седьмого порядка, тогдакак прототипом реализуется регуляторне сложнее второго порядка, Расчетпроизводных высокого порядка в цифровом виде исключает наличие помех, аотсутствие блоков умножения исключаетпогрешности в результате округления.Кроме того, использование постоянных50или перепрограммируемых запоминающихустройств способствует свободной перенастойке . регулятора при смене объекта или изменении его параметров,Формула иэ обретенияЦифровой ре гулятор, с одержаший т актовый генератор, два регистра, три сумматора, первый и второй информационные входы первого сумматора являются соответственно входом задания и входом обратной связи цифрового регулятора, о т л и ч а ю щ и й с я тем, что, с целью повышения точности и расширения диапазона регулирования введены счетчик до восьми, счетчик до девяти, блок. оперативной памяти ошибки регулирования, блок оперативной памяти управления, два блока памяти произведений, первый выход тактового генератора соединен с входами прямого счета счетчика до восьми и счетчика до девяти, подключенных входами сброса к входу сброса первого сумматора, вход считывания которого соединен с входами считывания первого регистра, блоков оперативной памяти и вторым входом тактового генератора, подключенного третьим выходом к входу считывания третьего сумматора, выход обратного переноса счетчика до девяти соединен с входом сброса первого регистра и входами записи второго регистра и блоков оперативной памяти, выход первого сумматора подключен к информационному входу блока оперативной памяти ошибки .регулирования, соединенного адресным входом с выходом счетчика до восьми и адресным входом блока оперативной памяти управления, выходы счетчика до девяти подключен к первым адресным входам первого и второго блоков памяти произведений, соединенных вторыми адресными входами с выходами соответственно блока оперативной памяти ошибки регулирования и блока оперативной памяти управления, а выходами - соответственно с первым и вторым информационными входами второго сумматора, выход которого подключен к первому информационному входу третьего сумматора, соединенного вторым информационным входом с информационными входами блока оперативной памяти управления, второго регистра и выходом первого регистра, а выходом - с информационным входом первого регистра, выход второго регистра является выходом цифрового регулятора.564588 Редактор Е.Копча Заказ 1159 Тираж 664 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д, 4/5