Вычислительное устройство

.(57) Изобре ЬНОЕ УСТРОЙГОСУДАРСТВЕННЫЙ НОМИТЕТ По ИЗОВ ЕТЕНИЯМ И ОТНЮтИЯОРИ ГКНТ СССР кое свидетельство СССР кл. С Об Р 7/38..А, Арифметика цифровых Наука, 1969, с. 437" 439. тение относится к вычи 2тельной технике. Целью изобретения является расширение функциональных возможностей за счет выполнения операций деления и извлечения квадратного корня для двоичных чисел. Новым в вычислительном устройстве, содержащем матрицу из (М+И) одноразрядных сумматоров 1, является введение (М+Х) преобразователей напряжения 2 и 3 с парафазными выводами и построение каждого из одноразрядных сумматоров на логических элементах с парафазными входами и выходами. Это сделало устройство обратимым, что, в свою очередь, дало возможность расширить его функциональные возможности, 3 ил.(6) Чщпсам Изобретение относится к вычисли"тельнцй технике,Целью иЗобретения является расширение Функциональных возможностей засчет выполнения операций деления и из"влечения квадратного корня для двоичных цисел.На Фиг. 1 изображена функциональная схема вычислительного устройства; 10на Фиг. 2-. схема одноразрядного сумматора; на Фиг. 3 - схема логического элемента,Выцислительное устройство (Фиг. 1)содержит матрицу из (МИ) одноразрядных сумматоров 1, Б преобразователей2,напряжения и М преобразователей 3напряжения,Одноразрядный сумматор матрицы(Фиг. 2) состоит из десяти элементов 20И-НЕ 4-13.Каждый элемент И-НЕ (Фиг, 3) содержит преобразователь 14 напряжения,первый 15 и второй 16 резисторы, первую 17 и вторую 18 диодные сборки. 25Преобразователи напряжения 2, 3 и14 устройства выполнены с парафазны-ми выводами и описываются уравнениями+у= Ч; (1)1+ 1 = 0; (2)0 у.-Ч; (3)О ф Ч, (4) где (у, ф - потенциалы на его первом35и втором выводах соответственно;1,1 - токи на его первом и втором выводах соответственно;Ч - напряжение, значение кото"рого имитирует логицескую"1".Сборка 17 положительных потенциа лов описывается уравнением где с - потенциалы на ее входах.Аналогично сборка 18 отрицательных потенциалов описывается уравнением где с(- потенциалы на ее входах.55Если потенциалы си ссна входах логического элемента удовлетворяют условиям йто из (1) - (6) следует, что с 4,= (0,1), (15)то Формулы (10) - (12) приобретаютвид соответственно у= ЧЫц= Лс(1), (3) и (4) для этого преобразователя следуют уравнения (7) - (9) дляэлемента И-НЕ. Уравнение (14) выполняется по определению,Вычислительное устройство работает следующим образом,В режиме умножения на первые выводы преобразователей напряжения 2-п. подаются разряды двоичного кода числа 0 фсьсу ффсюфскю (19) а на первые выводы преобразователейнапряжения 3-щ подаются разряды двоичного кода числа 01 ю р ф ОюффГмф Конкретный вид функций для каждого элемента И-НЕ таков, цто устройство в целом вырабатывает на выходах переноса и суммы двоичные коды чиселвторой группы устройства, вход переноса в данный разряд (1,И) -го одноразрядного сумматора матрицы и тоетийинформацйонный вход (М,)-го одноразрядного сумматора матрицы соединены свходом нулевого потенциала устройства,вход переноса в данный разряд (,1 с)го одноразрядного сумматора матрицыЬ=1 .,И) соединен соответственно с выходом переноса (1,+1)-го одноразрядного сумматора матрицы, третийинформационный вход (1,+1)-го одноразрядного сумматора матрицы (1=1,,М) соединен соответственно с вы 15ходом суммы (1+1,)-го одноразрядногосумматора матрицы, третий информационный вход (1,1)-го одноразрядногосумматора матрицы соединен соответственно с выходом переноса (1+1,1)-гоодноразрядного сумматора матрицы, о тл и ч а ю ц е е с я тем, что, с целью расщирения функциональных возможностей за счет выполнения операций деления и извлечения квадратного корня 25для двоичных чисел, в него введены(И+М) преобразователей напряжения спарафазными выводами, причем первая ивторая группы выходов матрицы однораз.рядных сумматоров соединены с соответ.ЗОствующими выводами (М+М) преобразователей напряжения, при этом каждый одноразрядный сумматор матрицы содержитдесять элементов И-НЕ с парафазнымивходами и выходом, причем первый ивторой входы первого элемента И-НЕсоединены с первым и вторым информационными входами одноразрядного сумматора,а выход - с первыми входамис второго по седьмой элементов И-НЕ,вторые входы которых соединены с третьим информационным входом одноразрядного сумматора, вход переноса которо-,го соединен с третьими входами с четвертого по седьмой элементов И-НЕ ипервым входом восьмого элемента И-НЕ,второй вход которого соединен с выходом второго элемента И-НЕ, а выход - с первым входом девятого элемента И-НЕ, второй вход которого соединен с выходом третьего элементаИ-НЕ, выходы с четвертого по седьмойэлементов И-НЕ соединены с первым,вторым, третьим и четвертым входамидесятого элемента И-НЕ, выход которого соединен с выходом суммы одноразрядного сумматора, выход переноса которого соединен с выходом девятогоэлемента И-НЕ, при этом, каждый элемент И-НЕ состоит из двух резисторов, двух диодных сборок и преобразователя напряжения, первый вывод которого через первый резистор соединен свыходом диодной сборки положительныхпотенциалов, второй вывод через второй резистор соединен с выходом диодной сборки отрицательных потенциалов,причем количество диодов в каждой изэтих сборок равно количеству парафазных входов элемента И-НЕ, одноименныевходы диодных сборок образуют одноименный парафазный вход элемента И-НЕ,а выводы преобразователя напряженияобразуют парафазный выход элементаИ-НЕ.3Составитель Е. МурзиРедактор Л. Гратилло ТехредМ,Хрданич ектор Л. Патай Ф Ф Еоизводственно-издательский комбинат "Патент", г. Ужгоро Гагарина,10 Заказ 838 Тираж Я 8 Подписное НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раушская наб., д. 4/5