Устройство для приема сигналов с частотно-фазовой модуляцией

СОЮЗ СОЕЕТСНИХСОЦИАЛИСТИЧЕСНИРЕаЪБЛИК ИЗ (11) Ь 27 22 1)5 5 ИИЯ 363Е Б ПИСАНИЕ ИЗОБРЕТЕН ИДЕТЕЛЬСТВУ ВТОРСНОМ 13М,А.Ивано Бюл. 11 товский,тьев 62(088.8 е свидет Н 04 Ь(54) УСТРОЙС С ЧАСТОТНО в (57) Изобрет технике, Цел ние достовер Устройство д ИЕМА СИГНАЛДУЛЯ ЦИ 1. Иится к радиия - повьппсигналов ВО ДЛЯ П ЗОВОЙ МО ние отно изобретости при ма в с час я приема сиг ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(61) 1262744 (21) 4434306/ (22) 02.06.88 (46) 07.04.90 (72) И.И. Сва и А.В. Кондра (53) 621.394, (56) Авторско9 1262744, кл тотно-Фазовои модуляцией содержитчастотный детектор 1, линии 2 и 14задержки, интеграторы 3 и 9, блок 4выделения несущей, фазовый детектор5, АЦП 6 и 11, блок 7 тактовой синхронизации, блок 8 Фазовращателей,ключи 10 и 13, г-р 12 частот, блок 15декодирования сверточного кода частотного подканала, блок 16 дешифраторов и блок 17 декодирования сверточного кода фазового подканала. Цельдостигается путем повьппения надежности сигнальной синхронизации в Фазовом подканале. Устройство по п .2Ф-лы отличается выполнением блока 18декодирования. 1 з.п.ф-лы, 2 ил.оИ) 4 (Р (г.) И) +М),50амплитуда огибающей сигнала; круговая частота и начальная Фаза несущего колебания;55 закон изменения частоты не" сущего колебания,закон изменения Фазы сигнала. Изобретение относится к радиотех-нике, в частности к радиосистемампередачи информации, может использоваться для совершенствования широ 5кого класса цифровых систем передачидиск ретных сообщений, и редс тавле нныхв виде сверточных кодов, и являетсяусовершенствованием изобретения поавт.св,Кд 1262744,10Цель изобретения - повышение достоверности приема сигналов путем повышения надежности сигнальной синхронизации в фазовом подканале.На фиг, 1 изображена структурнаяэлектрическая схема предлагаемого устройства, на Фиг;2 - схема блока декодирования сверточного кода Фазовогоподкапала.Устройство содержит частотный цетектор 1, первую линию 2 задержки,первый интегратор 3, блок 4 выделениянесущей, Фазовый детектор 5, первыйаналого-циФровой преобразователь(АЦП) 6, блок 7 тактовой синхронизации,блок 8 фазовращателей,второй интегратор 9, второй ключ 10, второй АЦП 11,генератор 12 частот, первый ключ 13,вторую линию 14 задержки, блок 15 декодирования сверточного кода частотного подканапа, блок 16 дешифратора,блок 17 декодирования сверточного кода фазового подканала, состоящий изпреобразователя 1 8 последовательно-го кода в параллельный, ш каналовкаждый из которых состоит из первогокоммутатора 1 9, блока 20 задержки,Формирователя 21 контрольного сигнала, второго коммутатора 22, анализатора 23 контрольного сигнала и де 40кодера 24.Устройство работает следующим образом.На его вход поступает частотно-фазоманипулированный сигнал, который 45можно представить в видеЯ = Авдп(сд,1 +ЬМ(Т)с 1 й +о С входа приемника сигнал поступает на входы частотного детектораи первой линии 2 задержки. На выходе частотного детектора 1 Формируется напряжение, которое является монотонной Функцией величины отклонения значения частоты принимаемого элемента сигнала (т.е. сигнала, принимаемого за тактовый интервал времени) Г от частоты настройки частотного детектора 1 Г;Ц = Р (Е - Г).Данное напряжение интегрируется за время такта первым интегратором 3, передаточная функция которого определяется выражениемфБ, = -Б (с)йс1где- постоянная времени интегрирования.Напряжение с выхода интегратора 3 поступает на вход АДП 6, который преобразует данное напряжение в последовательность двоичных символов (код), соответствующую частоте принимаемого элемента сигнала . Данный код поступает на управляющие входы ключа 13 и через линию 14 задержки на вход блока 15.Сигнал, задержанный линией 2 задержки на время, равное длительности обработки элемента сигнала в частотном подканале (1 такт), поступает на вход блока 4, в котором производится выделение опорного колебания. Данное опорное колебание поступает на вход блока 8,который производит Фазовый сдвиг данного колебания Это опорное колебание поступает на первый вход блока 7, который по поступающему на его второй вход сигналу формирует из опорного колебания синхронизирующие импульсы с частотой, равной тактовой частоте Формируемых АЦП 6 символов. Опорные колебания с указанными выше Фазовыми сдвигами поступают на сигнальные входы ключа 13, который производит подключение одного из своих входов к выходу в соответствии с управляющим сигналом, При этом в начальное время приема, пока не установлен сигнальный синхронизм, ключ 13 подключает, к выходу свой первый вход, на. который подается опорное колебание с нулевым сдвигом5 1555Данное опорное колебание поступает на вход генератора 12 частот, который Формирует сетку опорных частот, поступающих на сигнальные входы ключа 13 .По управляющему сигналу с выхода АЦП5 6, соответствующему частоте принятого элемента сигнала, ключ 13 пропускает на свой выход опорное колебание с частотой принятого элемента сигнала,0 поступающего на второй вход Фазового детектора 5, на первый вход которого подается сигнал с выхода линии 2 задержки, На выходе Фазового детектора 5 Формируется напряжение, являющееся 5 монотонной функцией значения разности Фаз принятого и опорного сигналов:ср ср(Од)Данное напряжение выделяется инте гратором 9 и поступает на вход АЦП 6, который преобразует его в код, соответствующий фазе принятого сигнала.Код из Фазового подканала посту-.пает на вход блока 1 7. Одновременно с 25 ним на вход блока 15 поступает код из частотного подканала, задержанный линией 14 задержки на время принятия решения в Фазовом подканале (1 такт). Блок 1 5 производит установление цик лового синхронизма по выделению Фазирующей последовательности, накладываемой при передаче на проверочные символы сверточного кода путем суммирования по модулю два. При установлении циклового синхронизма коммутация входов декодера 24 устанавливается управляющими сигналами с первых выходов анализаторов 23 контрольных сигналов в соответствии с определенными 40 данными анализаторами 23 контрольных сигналов в блок 1 5 положениями информационных и проверочного символов в кодовой комбинации принятого сверточного кода. 45Эти управляющие сигналы с выходов анализаторов 23 контрольных сигналов (выходов блока 15) поступают на входы блока 17, устанавливая первые коммутаторы 19 и вторые коммутаторы 22 в положения, соответствующие установленной цикловой синхронизации в блок 15, При этом сверточные коды, поступающие на входы каналов декодирования с выходов преобразователя 18, аналогичные кодам, поступающим в блок 15 (т,е. одинаковыми являются образующие полиномы данных кодов), и передаются синхронно с ними, а работа 902 6анализаторов 23 контрольных сигналов в. блоке 1 5 и анализаторов 23 контрольных сигналов в блоке 17 синхронизируется тактовыми импульсами, поступающими с выхода блока 7.1С установлением циклового синхронизма становится возможным правильное выделение фазирующей последовательности в каналах декодированияблока 17,.каждый из которых обрабатывает сверточный код, передаваемый посоответствук 1 щему крату Фазовой манипуляции. Выделение Фазирующей. последовательности в каждом из каналов декодирования производится аналогичноданному выделению в блоке 15. Приэтом прием неискаженной Фазирующейпоследовательности соответствует по"явлению на первых выходах анализаторов 23 контрольного сигнала логической "1, а прием искаженной из-заслучайного сдвига Фазы фазирующейпоследовательности - сигнала логического "0". Для выбранного манипуляционного кода существует однозначное соответствие комбинаций одновременно принятых и непринятых в т каналах Фазирующих последовательностейпроизошедшим случайным перескокам Фазы опорного колебания которые кратныл2 т-сСигналы с первых выходов анализаторов 23 контрольного сигнала поступают на входы блока 16, который опознает вид комбинации единиц и нулей ивыдает единичный сигнал на соответствующий управляющий вход коммутатора19 для выбора определенного корректи"рующего Фазового сдвига опорного колебания. К примеру, прием вместо переданной кодовой комбинации 1 0 комбинации 000 означает произошедшийскачок Фазы опорного колебания на -,2при котором Фазирующая последовательность правильно выделена только вовтором канале декодирования, и блок16 по поступившей на его входы комби-нации 01 0 выдает сигнал логической "1 Рна тот управляющий вход ключа 1 О, который подключает к его выходу опорное12колебание со сдвигом на 3-, т.е,коррек-,тирующий сдвиг Фазы удовлетворяет равенствудСР +Ьч = 2, 1555902где ЬЧ - случайный сдвиг фазы,Ь Ч - изменение фазы опорного колебания.Символы кодов, поступившие из фазового подканала на вход преобразова 5 теля 18, декодируются декодерами 24, на входы которых поступают информационные символы с выходов коммутаторов 22 и символы синдромов с вторых выходов анализаторов 23 контрольного сигнала, Информация с выходов декодера 24 поступает на выход блока 17. Аналогично обрабатываются символы кодов в блоке 15, При этом, гарантированное правильное установление циклового синхронизма в блоке 15 происходит при передаче количества символов сверточного кода, не превьппающего длины кодового ограничения, а правильное установление сигнального синхронизма в блоке 17 - при передаче количества символов, не превышающего удвоенной длины кодового ограничения. Дальнейшая работа приемника 25 происходит аналогично описанному, причем в установившемся режиме циклового синхрониэма осуществляется непрерывный контроль однозначности Фазы опорного колебания и оперативная 30 . коррекция перескоков данной фазы,Формула изобретения1 . Устройство для приема сигналов с частотно-фазовой модуляцией по авт. св,У 1262744., о т л и ч а ю щ е е с я35 тем, что, с целью повьппения достоверности приема сигналов путем повьппения надежности сигнальной синхронизации в фазовом подканале, введены 40 блок тактовой синхронизации, блок Фазовращателей, второй ключ, вторая линия задержки, блок дешифраторов, последовательно соединенные блоки декодирования, сверточного кода частот ного и Фазового подканалов, причем выход блока выделения несущей соединен с входом генератора частот через последовательно соединенные блок фазовращателей, и второй ключ, дру 50 гие входы которого соединены с выходами блока дешифраторов, входы которого соединены с выходами блока декодирования сверточного кода фазового подканала, синхронизирующий вход ко 55торого и синхронизирующий вход блокадекодирования сверточного кода частотного подканала соединены с выходом блока тактовой синхронизации,первый и второй входы которого соединены соответственно с выходами первого аналого-цифрового преобразователя и блока выделения несущей, выход первого аналого-цифрового преобразователя через вторую линию задержки соединен с входом блока декодирования сверточного кода частотного подканала, выход которого является выходом частотного канала устройства, выход второго аналого-цифрового преобразователя соединен с соответствующим входом блока декодирования сверточного кода фазового канала, выход которого является выходом фазового канала.2. Устройство по п. 1, о т л и - ч а ю щ е е. с я тем, что блок декодирования сверточного кода фазового подканала содержит преобразователь последовательного кода в параллельный, вход которого является соответствующим входом блока декодирования сверточного кода Фазового подканала, ш групп выходов преобразователя последовательного кода в параллельный соединены с входами ш каналов, декодирования, каждыи из которых содержит два коммутатора, блок задержки, Формирователь контрольного сигнала, анализатор контрольного сигнала и декодер, причем соединенные сигнальные входы первого коммутатора и входы блока задержки являются входами канала декодирования, выходы блока задержки соединены с сигнальными входами второго коммутатора, управляющие входы которого, объединенные с управляющими входами первого коммутатора, являются входами блока декодирования сверточного кода Фазового подканала, входы формирователя контрольного сигнала соединены с выходами первого коммутатора, выход формирователя контрольного сигнала соединен с первым входом анализатора контрольного сигнала, второй вход которого является синхронизирующим входом блока декодирования сверточного кода Фазового подканала, выходы второго коммутатора и первый выход анализатора контрольного сигнала соединены с входами декодера выход которого является выходом фазового канала, второй выход анализатора контрольного сигнала является выходом блока декодирования сверточного кода Фазового подканала.555902 Составитель Н, Лазаревадактор М. планар Техред М.Дидык Корректоре,Иаксимииинец аж 525 каз 5 одпис но НИИПИ Государствен 113та по изобретениям и открытиям при ГКНТ ССС Ж, Раушская наб д. 4/5 роизводственно-издательский комбинат "Патент", г, Ужгор гарина, 10 Огоди 1 Т го комит 5, Москв