Устройство для сжатия и передачи информации

. СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК 5183 119) (111 8 С 19/ 51 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИМПРИ ГКНТ СССР ЗОБРЕТЕНИЯ СА У Ь(56) Авторское свидетельство СССРР 112964 1, кл, С 08 С 19/28, 1983(57) Изббретенпествам связи и мождля Формированияданных о цифровыхпередаче цифровыхсированной средне ЕРЕДАЧИ)КАТИЯ тройзовано тносится к ет быть исп потока безы ыточных при с фик зображения изображении вадратическ й Изобретение относится к ус вам связи и может быть исполь для Формирования потока беэыз при передаче телеметрических данных о цифровых изображениях.Цель изобретения - повышение и Формативности устройства.На Фиг.1 приведена блок-схема предлагаемого устройства; на фиг.2 - блок-схема вычислительного блока; на Фиг3 - блок-схема блока управления.Устройство содержит аналого-цифровой преобразователь (АЦП) 1, первый ключ 2, элементы 3-6,задержки, блоки 7-12 памяти, коммутатор 13, вычислительный блок 14, блок 15 оперативной памяти, второй ключ 16, блок 17 буферной памяти, реверсивтроистзованобыточных нгеэлеБлок К АВТОРСКОМУ СВИД грешностью. Целью изобретения является повышение информативности устройства при передаче цифровых изображений. Предлагаемое устройство содержит аналого-цифровой преобразователь 1, ключ 2, элементы задержки 36, блоки памяти 7-12, коммутатор, вычислительный блок 14, блоки оперативной памяти 15 и 27, ключ 16, блок 17буферной памяти, реверсивный счетчик18, блок 19 ортогонального преобразования, блок 20 постоянной памяти, элеэлементы ИЛИ 21, 22, 23, квадратор24, накапливаюций сумматор 25, блоксравнения 26, вычислитель 28, регистр29, блок управления 30, триггер 3 1.1 з.п. Ф-лы, 3 ил. ныл счетчик 18, блок 19 ортогонального преобразования, блок 20 посто- рянной памяти, элементы ИЛИ 21-23,квадратор 24, накапливаюций сумматор 25, блок 26 сравнения, блок 27оперативной памяти, вычитатель 28,регистр 29, блок 30 управления,триггер 31. Вычислительный блок 14 со-Мдержит умножители 32-35, накопители36-38, инверторы 39 и 40, сумматор41, квадратор 42, регистр 43Блок 30 управления содержитнератор 44 тактовых импульсов, 3 фменты И 45-52, счетчики 53 и 54авЗтриггеры 53-55, элемент ИЛИ 56.19 ортогонального преобразованияпредставляет собой одномерный преобразователь Уолша, работанзций в режиме последовательного преобразования3 15строк фрагмента в построчные спектрыУолша.Устройство работает следующим образом.Перед началом работы сигналом"Сброс" от блока 30 управления производят установку нулевых начальныхусловий в блоках 15, 17, 20.и 27 памяти, вычислительном блоке 14, накапливающем сумматоре 25. Затем навход АЦП 1 подают выборки первогофрагмента изображения. На выходеАЦП 1 с частотой тактирующих импульсов с первого выхода блока 30 управления получают Их Ир - битовыхотсчетов первого фрагмента в видепараллельного кода. Ыаг дискретизации выбирают, исходя из максимальнойожидаемой частоты в спектре сигнала.Через ключ 2 отсчеты подают на блок7 памяти непосредственно, на блоки8 и 9 памяти через элементы 3 и 4 задержки. В этих блоках 7-9 записываютматрицу ИИотсчетов первого ФрагментаПо сигналу считывания с шестого выхода блока 30 записанные отсчеты подают на второй, третий и четвертый входы вычислительного блока 14,где по отсчетам Фрагмента вычисляютошибки дискретизации 6 и 6 по ко уордицатам х и у,Г 1-Р. (д Я, 6,1 Р,(а)3,ггде 6, - дисперсии отсчетов покоординатам х и у; Е(й), Р (Ь) - первые отсчеты нормированных автокорреляционных функций сигнала по координатамх и у при значенииаргумента, равном шагу дискретизации а.2 2 По значениям сигналов 6и 6 у определяют сигнал квадрата общей текущей ошибки дискретизацииа т,йхкоторый запоминают на регистре 43.Отсчеты фрагмента, прошедшие через коммутатор 13, подают ца блок 15, где запоминают. По команде с шестого выхода блока 30 управления отсчеты из блока 15 передают в блок 19 ортогонального преобразования, где определяют ИИсигначов ортогональных спектральных компонент С, кото 15183 4рые запоминают в блоке 15. Из блока15 через ключ 16 сигналы ортогональных спектральных компонент С подают либо в квадратор 24, либо в блок17 буферной памяти,Сигналы спектральных компонентполучают на выходе блока 15 послеодномерного зигзагообразного упоря 1 О дочеция по номерам, выданным блоком20 в блок 15 по командам от блока 30управления. В накапливающем сумматоре 25 формируют сигнал, пропорциональный сумме квадратов сигналов ор 15 тогональных спектральных компонент,причем суммирование начинают с наибольшего номера и ведут в направлении меньших номеров. На вычитатель28 подают сигнал квадрата общей те 20 куцей ошибки дискретизации 6 от вы 2Фчислительного блока 14 и сигнал квадрата допустимой ошибки восстановления от блока 17 на выходе вычитателя 28 - сигнал квадрата допустимой25 ошибки преобразованияиЭтот сигнал бподают на регистр 29,где запоминают. В блоке 26 произво 30 35 40 а 5 50 55 дят сравнение сигнала допустимойошибки преобразования 6 с сигнай лом С равным текущей ошибке преобразования 6. Сравнение про 1изводят до тех пор, пока не будет выполняться условиеС 2 (1:(к чгде М - количество нагов сравнения.С выхода блока 26 сравнения при выполнении условия (х) получают сигнал, поступающий на блок 30 управления, где вырабатывают сигнал переключения выхода ключа 16 на блок 17. В блок 17 записывают из блока 15 сигналы начальных спектральных компонент.Реверсивный счетчик 18 определяет наибольший номер СИ-И+1) сигнала спектральной компоненты, которым можно ограничить ряд сигналов существенных спектральных компонент, начиная от С,. Реверсивный счетчик 18 начинает работать одновременно с началом операции сравненияи выдает результат (Б-М+1) при выполнении условия (+) по команде сигнала с выхода блока 26 сравнения. Сигнал о количестве (И-М+1) передаваемых в канал связи сигналов спектральных ком 5 15 понент .с выхода реверсивного счетчика 18 подают на блок 17, где этот сигнал вместе с (И-И+ 1) сигналами спектральных компонент образует групповой сигнал.Реверсивньй счетчик 18 после определения величины (М-И+1) продолжает работать в режиме суммирования тактовых величин до момента переполненияСигнал переполнения от реверсивного счетчика 18 подают на блок 30 управления и служит сигналом переключения устройства на обработку следующего фрагмента иэображения, записанного в блоках 10-12 памяти в течение времени обработки предыдущего фрагмента.Формула изобретения1 Устройство для сжатия и передачи информации, содержащее аналогоцифровой преобразователь, первый нход которого является информационным входом устройства, блок управления, первый вход которого является управляющим входом устройства, перньп, второй, третий и четвертый выходы блока управления соединены соответственно с вторым входом аналого-цифрового преобразователя, первым входом счетчика, первым входом блока ортогонального преобразования и объединенными первыми входами вычислительного блока, блока буферной памяти и сумматора, выход которого соединен с первым входом блока сравнения, выход которого соединен с вторым входом блока управления и вторым входом счетчика,выход которого соединен с вторым входом блока буферной памяти, первый блок оперативной памяти, первый выход и первый вход которого соединены соответственно с вторым входом и выходом блока ортогонального преобразования, второй выход первого блока оперативной памяти соединен с первым входом первого ключа, первый и второй выходы которого соединены соответственно через кнадратор с вторым входом сумматора и непосредственно - с третьим входом блока буферной памяти, выход которого является выходом устройства, выход вычислительного блока соединен с первым входом нычитателя, второй вход которого соединен с выходом второго блока оперативной памяти, о тп и ч а ю щ е е с я тем, что, с15183 6 5 10 15 20 кон памяти, выходы первого - шестого блоков памяти соединены соответственно с третьим - восьмым входами коммутатора, первьп, второй, третий и четвертый выходы которого соединены соотнетственно с вторым входом первого блока оперативной памяти, вторым, третьим и четвертым входами вычислительного блока, пятьп вход которого подключен к первому выходу блока управления, пятый выход которого соединен с шестым входом вычислительного блока и ерньа входами первого, второго и третьего элементов ИЛИ, вторые входы которых подключены к четвертому ньходу блока управления, шестой выход блока управления соединен с вторым входом второго ключа, третьим входом первого блока оперативной памяти, девятым входом коммутатора и входом триггера, первый и второй вьходь которого соединены соответственно с вторым и третьим входами первого-пестого блоков памяти, выходы первого, второго и третьего элементов ИЛ 1 соединены соответственно с четвертым входом первого блока оперативной памяти, вторым входом первого ключа и входом блока постоянной памяти, выход которого соединен с пятым входом первого блока оперативной памяти.2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что, нчслительный блок содержит уожител,25 30 35 40 45 50 55 целью повышения информативности устройства, в него нведецы второй ключ,триггер, элементы задержки, блоки памяти, коммутатор, блок постоянной памяти, элементы ИЛИ и регистр, входи выход которого соединены соответственно с выходом нычитателя и вторьм входом блока сравнения, выходаналого-цифрового преобразователясоединен с первым входом второго ключа, первый ныход второго ключа соединен непосредственно с первым входомкоммутатора и первым входом первогоблока памяти и через перньп и второй элементы задержки - с первымивходами соответстненцо второго итретьего блоков памяти, второй выходвторого ключа соеде непосредственно с вторым входом коммутатора ипервм входом четвертого блока памяти и через третий и четнертый элементы задержки - с первыми входамисоответственно пятого и шестого бло 1515183накопители, квадратор, инверторы,сумматор и регистр, выход которогоявляется выходом блока, выходы первого и второго умножителей соединены с первыми входами соответственнопервого И второго накопителей, выходы которых через одноименные инверторы соединены с первыми входамисоответственно третьего и четвертогоумножителей, выходы которых соединены соответственно с первым и вторымвходами сумматора, выход которогосоединен с первым входом регистра,выход квадратора соединен с первымвходом третьего накопителя, выход которого соединен с вторыми входамитретьего и четвертого умножителей,вторые входы регистра и накопителей 5объединены и являются первым выходомблока, первые входы первого и второго умножителей и вход квадратора объединены и являются вторым входом блока, вторые входы первого и второго 10 умножителей являются соответственнотретьим и четвертым входами блока,третьи входы всех умножителей объединены и являются пятым входом блока,третьи входы всех накопителей, сум матора и регистра объединены и являются шестым входом блока.1515183 В С ос та витель Н, Б очар оваСереда Техред Л,Олийнык Корректор В.Каб Редакт 518 НТ ССС крытиям но-издательский комбинат "Патент", г. Ужгор Гагарина, 101 Производ Заказ 6278/47 ТиражВНИИПИ Государственного113035,омите осква по изобреЖ, Рауш Подписиниям иая наб