Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием

СОК)З СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК П 9)1) 5)5 Н 03 М ОПИСАНИЕ ИЗОБРЕТЕ 54) ПРЕОБРАЗОВАТЕЛЬ КОДА СИСТЕМСЧИСЛЕНИЯ С ОДНИМ ОСНОВАНИЕМКОД СИСТЕМЫ СЧИСЛЕНИЯ С ДРУГИОСНОВАНИЕМ 57) Изобретение относится к ой технике и может быть ис истемах обработки дискретн ии. Цель изобретения - пов одействия. Преобразова одержит группу блоков 1 пр ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(21) 4777026(24 (22) 02,01.90 (46) 15,06.92. Бюл, М 22 (72) О.Н.Музыченко (53) 681.3 (088.8) (56) Авторское свидетельство ССС М 1462487, кл. Н 03 М 7/03, 1987.Авторское свидетельство ССС М 1492479, кл. Н 03 М 7/20, 1987.Авторское свидетельство ССС й. 1427574, кл, Н 03 М 7(20, 1986.Х вычислительпользовано в ой информаышение бысттель кодов образования1741269 1520 25 30 35 40 параллельного кода в последовательности импульсов, группу блоков 2 подсчета единиц е выходном коде, группу блоков 3 формирования переноса и элемент И 4, Функционирование происходит следующим образом, Каждый из блоков 1 преобразования преобразует часть разрядов входного параллельного кода в последовательности импульсов, поступающие на счетные входы соответствующего блока 2 подсчета, который осуществляет их подсчет. При возникновении переноса в блоке 2 подсчета он сигналом переноса инициирует соИзобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации,Цель изобретения - повышение быстродействия,На фиг. 1 представлена структурная схема преобразователя кода системы счисления с одним основанием в код системы счисления с другим основанием; на фиг. 2 - схема преобразователя 12-разрядного двоично-десятичного кода в двоичный,Преоб разо ватель (фиг.1) содержит группу 1 блоков 1.1-1.р преобразования параллельного кода в последовательности импульсов, группу 2 боков 2.1-2.р подсчета единиц в выходном коде, группу 3 блоков 3.1-3.рформирования переноса. элемент И 4, тактовый вход 5. информационные входы б. второй группы, информационные входы 7. первой группы, информационные выходы 8., выход окончания работы 9, вход 10 сброса.Тактовый вход 5 преобразователя соединен с тактовым входом блока 1.1 преобразования параллельного кода в последовательности импульсов и тактовыми входами блоков 3,1-3.рформирования переноса, вход сброса 10 соединен с входами сброса блоков 1,1-1,р преобразования параллельного кода в последовательности импульсов, блоков 2,1-2.р подсчета единиц в выходном коде, блоков 3,1-3.рформирования переноса, блок 1 Л ( = 1р) преобразования параллельного кода в последовательности импульсов соединен информационными входами с информационными входами 7 Л первой группы преобразователя, выходами разрядов - с соответствующими счетными входами группы блока 2, подсчета единиц в выходном коде, а выходом оконответствующий блок 3 формирования переноса, который на следующем такте блокирует подачу тактового импульса на тактовый вход следующего блока 1 преобразования и пропускает его на вход переноса следующего блока 2 подсчета. Работа продолжается в описанном порядке до преобразования всего входного кода, при этом на выходах оста- нова блоков 1 преобразования появляются единичные сигналы, что вызывает единич- ный сигнал на выходе элемента И 4, свидетельствующий об окончании цикла работы.1 з,п, ф-лы, 2 ил. чания работы - с входом элемента И 4, выход которого соединен с выходом 9 окончания работы устройства, блок 2 Л подсчета единиц в выходном коде ( = 1,2,р) соединен информационными входами с информационными входами б, второй группы преобразователя, выходами разрядов результата - с информационными выходами 8, группы преобразователя, а выходом пе 10 реполнения - с информационным входом блока 3, формирования переноса, соединенного первым выходом с входом переноса блока 2.(+1) подсчета единиц е выходном коде, а вторым выходом - с тактовым входом блока 1.(+1) преобразования параллельного кода е последовательности импульсов,Блок 1 Л преобразования параллельного кода в последовательности импульсов фиг.2) содержит распределитель импульсов 12, соединенный тактовым входом и входом сброса с соответсгвующими входами блока,выходом останова - с выходом окончания работы блока, а выходами разрядов - с первыми входами элементов И группы 13, соединенных вторыми входами с информационными входами блока, выходы элементов И 13 каждой группы соединены с входами элемента ИЛИ 14, выход которого соединен с выходом соответствующего разряда блока,Блок 2 Л подсчега единиц в выходном коде (фиг.2) содержит счетные триггеры 10 и элементы ИЛИ 11, входы сброса и установки в единичное состояние счетных триггеров 10 соединены с екодом сброса и информационным входом блока, -й элемент ИЛИ 11 соединен выходом с счетным входом -го триггера 10, первым входом - с выходом переноса (-1)-го триггера 10, а вторым входом - с соответствующим счетным входом20 25 30 40 блока, первый вход первого элемента ИЛИ является входом переноса блока,Блок ЗЛ формирования переноса (фиг,2) содержит В-триггеры 15, 16, элементы И 17, 18, элементы 19 запрета, 20, первые входы инверсных плеч триггеров 15, 16 соединены с входом сброса блока, первые входы элементов И 17. 18 и управляющие входы элементов 19, 20 запрета соединены с тактовым входом блока, выходы инверсного и прямого плеч триггера 16 соединены с информационными входами элементов 19 и 20 запрета соответственно. соединенных выходами с входом инверсного и прямого плеч триггера 15, выходы инверсного и прямого плеч которого соединены с вторыми входами элементов И 17 и 18 соответственно, выход элемента И 17 соединен с вторым выходом блока. а выход элемента И 18 - с входом инверсного плеча триггера 16 и первым выходом блока.Каждый из разрядов входного кода подается на информационные входы первой 7 и второй 6 групп с весами, сумма которых равна весу данного разряда входного кода.Преобразователь работает следующим образом.Входной код подается на информационные входы 6. в 1 орой и 7. первой группы ( =- 1,2,р). При этом со входом 6, второй группы он записывается в блок 2 л подсчета единиц в выходном коде группы. после чего на тактовый вход 5 подаются тактовые импульсы, которые проходят на тактовый вход блока 1,1 преобразования параллельного кода в последовательности импульсов и через блоки Зл формирования переносана тактовые входы блоков 1.2-1.р преобразования параллельного кода в последовательности импульсов, При этом каждый блок 1. преобразования параллельного кода в последовательности импульсов преобразует единичные сигналы на своих входах в последовательности импульсов на соответствующих выходах разрядов. которые поступают на информационные входы блока 2. подсчета единиц в выходном коде. который их подсчитывает. Если в процессе работы блока 2. подсчета единиц в выходном коде воэникает его переполнение, то сигнал с его выхода переполнения, поступает на информационный вход блока 3. формирования переноса. при этом по поступлении очередного тактового импульса блок 3,1 блокирует его подачу на тактовый вход блока 1.(+1) преобразования параллельного кода в последовательности импульсов и пропускает его на вход переноса блока 2.(+1) подсчета единиц в выходном коде, чем обеспечивается передача сигнала переноса. Работа продолжает 45 50 55 5 10 15 ся таким образом до окончания преобразования входного кода блоком 1.1, после чего он самоблокируется (перестает формировать импульсы на выходах) и формирует единичный сигнал на выходе окончания работы, который поступает на вход элемента И 4. По окончании работы всех блоков 1 преобразования параллельного кода в последовательности импульсов на всех входах элемента И 4 оказываются единичные сигналы, что вызывает единичный сигнал на его выходе, являющемся выходом 9 окончания работы преобразователя, Результат снимается с информационных выходов 8, блоков подсчета единиц в выходном коде 2 л.Таким образом, предложенное устройство обеспечивает повышение быстродействия.Формула изобретения 1. Преобразователь кода системы счисления с одним основанием в код системы счисления с другим основанием, содержащий группу блоков преобразования параллельного кода в последовательности импульсов, группу блоков подсчета единиц в выходном коде и элемент И, причем выходы окончания работы блоков преобразования параллельного кода в последовательности импульсов группы соединены с соответствующими входами элемента И, вход начальной установки преобразователя соединен с входами сброса блоков преобразования параллельного кода в последовательности импульсов группы и с входами сброса блоков подсчета единиц в выходном коде группы, тактовый вход преобразователя соединен с тактовым входом первого блока преобразования параллельного кода в последовательности импульсов группы, информационные входы блоков преобразования параллельного кода в последовательности импульсов группы соединены с соответствующими информационн ыми входами первой группы преобразователя, выход окончания работы которого соединен с выходом элемента И. о.т л и ч а ю щ и й с я тем. что, с целью повышения быстродействия, он содержит группу блоков формирования переноса, причем выходы разрядов 1-го (к = 1-р, р - количество параллельно преобразуемых групп разрядов входного кода) блока преобразования параллельного кода в последовательности импульсов группы соединены с соответствующими счетными входами группы 1-го блока подсчета единиц в выходном коде группы, выходы разрядов результата блоков подсчета единиц в выходном коде группы соединены соответственно с информационными выходами группы преобразователя, тактовый вход и вход начальной установки которого соединены соответственно с тактовыми входами и с входами сброса блоков формирования переноса руппы, информационные входы второй группы преобразо вателя соединены с информационными входами соответствующих блоков подсчета в выходном коде группы, выход переполнения )-го Ц = 1-(рблока подсчета единиц в выходном коде группы соединен с информа ционным входом )-го блока формирования переноса группы, первый и второй выходы которого соединены соответственно с входом переноса 0+1)-го блока подсчета единиц в выходном коде группы й с тактовым 15 входом О+1)-го блока преобразования параллельного кода в последовательности импульсов группы,2. Преобразователь по п.1, о т л и ч а ю щ и й с я тем, что блок формирования переноса содержит первый и второй триггеры, первый и второй элементы И, первый и второй элементы запрета, причем информационный вход, вход сброса и тактовый вход 25 блока формирования переноса соединены соответственно с входом установки в "1" второго триггера с первым входом установки в "О" второго триггера и с первым входом первого элемента И, выход которого и выход второго элемента И являются соответственно вторым и первым выходами блока формирования переноса, первый вход первого элемента 11 соединен с первым входом второго элемен га И и с управляющими входами первого и второго элементов запрета, выход второго элемента И соединен с вторым входом установки в "0" второго триггера, прямой и инверсный выходы которого соединены с информационными входами соответственно второго и первого элементов запрета, выходы которых соединены соответственно.с входами установки в "1" и с первым входом установки в "0" первого триггера, прямой и инверсный выходы которого соединены соответственно с вторыми входами второго и первого элементов И, второй входустановки в "О первого триггера соединен с первым входом установки в "О" второго триггера.Тираж Подписноеарственного комитета по изобретениям и открыти 113035, Москва, Ж, Раушская наб 4/5:Производственно-издательский комбинат "Патент", г. Уж д, ул. Гагарина, 101 аказ 2093 ВНИИПИ Госуд ям при ГК