Устройство для поиска информации

.86 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОбРЕТЕНИЙ И ОТНРЫТИЙ(71) Рижский Краснознаменный инстиинженеров гражданской авиации им.Лнинского комсомола(54) УСТРОЙСТВО ДЛЯ ПОИСКА ИНФОРМАЦИИ (57) Изобретение относится к ома тике и вычислительной технике и может быть использовано в системах обработки информации. Цель изобретения - повышение быстродействия устройства при поиске в неупорядоченном массиве и расширение функциональных возможностей за счет обновления информации в обрабатываемых массивах в зависимости от результата поиска. С этой целью в устройство, содержащее блок б управления, блок 2 памяти и схему 8 сравнения, введены блоки 3-4 памяти, блок 1 обработки рубежа и коммутатор 9 с соответствующими связями, 4 з,п. Ь 4Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки инФормации.Пель изобретения - повышение быстродействия устройства при поиске в неупорядоченном массиве и расширение Функциональных возможностей за счет обновления инФормации в обрабатываемых массивах в зависимости от результата поиска.На Фиг. 1 изображена схема устройства; на фиг. 2 - схема блока обработки рубежа; на фиг. 3 - схема блокауправления; на Фиг 4 - схема блокакоммутаторов,Устройство содержит блок 1 обработки рубежа, блоки 2-5 памяти блок6 управления, регистр 7., схему Я срав нения и коммутатор 9, содержащий элемент 10 задержки, элемент И 11, группы 12 и 13 элементов И. Блок 1 обработки рубежа содержит элемент 14 задержки, триггер 15, Формирователь 16 25импульса, схему 17 сравнения, группу18 элементов И, Блок 6 управления содержит элемент ИЛИ 19, элемент И 20,21, Формирователь 22 импульса, регистр23., триггер 24 и распределитель импульсов содержащий элементы И 2528 элементы ИЛИ 29 - 31., элемент 32задержки, счетчики 33 и 34 дешиФратор 35 и генератор 36 импульсов.Устройство работает следующим об.35разом.В исходном состоянии триггеры 15и 24 сброшены, олок 3 памяти содержитпервый обрабатываемый массив данныхблок 4 памяти содержит второй обраба,Птываемьв массив данных.; Блоки 2 - 5памяти имеют стековую структуру.Перед запуском генератора 36 импульсов в регистр 7 записывается данное,Счетчики 33, 34 и регистр 23 сброшены,С подачей разрешающего сигнала,разблокирующего генератор 36 импульсов, происходит запуск устройстваПо импульсам с выходов элементов 27,31 происходит сдвиг инФормации изблока 3 в блок 2 памяти, в результате чего на первом выходе дешиФратора35 появляется уровень "1", сохраняющийся в течении (И + 1) - 2 И тактовкоторый подается на схему 8 сравнения,разрешая ее работу, и на первый управ ляющий вход коммутатора 9, которыйпри отсутствии блокировки на второмуправляющем входе подключает выход блока 2 памяти к входу блока 3 памяти, В каждом такте схема 8 сравнивает код содержимого первого регистра блока 2 памяти с содержимым регистра 7. При сравнении этих кодов триггер 24 устанавливается в состояние "1", блокируя аботу устройства в момент появления азрешающего сигнала с второго выходадешиФоатора 35.Если в течение тактов (11 + 1) - 2 Е сравнения содержимого регистра 7 с содержимым первого регистра блока 2 памяти не происходит, то содержимое блока 2 памяти переносится в блок 3 памяти, При этом на схеме 17 сравнения в течение тактов (М + 1) - 2 Мпроизводится поиск первого нулевого (незначащего) элемента массива,.поступающего из блока 2 памяти, путем сравнения каждого вновь поступающего элемента с кодом нуля. При сравнении очередного элемента с кодом нуля схема 17 сравнения выдает иа выходе сигнал, временно (па один такт) блоки-. рующий тактовый вход распределителя импульсов и разреша.ощий прием кода из регистра 7 в последний регистр блока 3 памяти и по прошествии указанного времени уг танавлизает триггер 15 в единицу, запрещая работу блока обработки рубежа в течен.;е всех оставшихся тактов работы устройства,На тактах (211 + 1) -. 311 сигнал с ьтсрого выхода дешиФратора 35 загрещает прием в блок 2 памяти инФормации из блока 3 памяти и разрешает п.ием в блок 2 памяти ипФормации из блока 4 памяти, Аналогично на тактах (ЗЛ + 1)- - 4 И инФормация из блока 2 памяти сдвигается в третий блок памяти, сравниваясь в схеме 8 с содержимьпд регистра 7, Переключение коммутатора 9 во время тактов (ЗМ + ) - 411 происходит по сигналу с третьего выхода дешиФратора 35. Если в течение тактов (ЗЧ + 1) - 4 И в схеме 8 срав" пения совпадает содержимое регистра 7 и регистра блока 2 памяти, то сигнал с выхода триггера 24 разрешает прием в регистр 23 номера теку щего такта. (О - 11), во время которо-: го произошло сравнение инАормации, После этого инФормация заносится вблок 4 памяти из блока 2 памяти и натакте (4 Ы + 1) сигналом с четвертоговыхода дешиФратора 35 блокируетсяработа генератора 36 импульсов, Этим14204 1.Устройство для поиска информации, содержащее блок управления, первый блок памяти и схему сравнения, первый информационный вход которой соединен с информационным входом устройства, о т л и ч а ю щ е е с я тем, что,. с целью повышения быстродействия -стройства при поиске в неупорядоченном массиве и расширения функциональных возможностей за счет обновления информации в обрабатываемьх массивах в зависимости от результата поиска, в него введены второй и третий блоки памяти, блок обработки рубежа и коммутатор. выход признака переключения которого соединен с синхровходом блока обработки рубежа, информационный выход которого поразряд 4 но объединен с первым информационным выходом коммутатора и соединен с информационным входом второго блока памяти, первый выход которого поразрядно объединен с выходом третьего блока памяти и соединен с информа 4 ционным входом первого блока памяти, выход которого соединен с вторым входом схемы сравнения и информационным входом коммутатора, второй инфор мационный выход которого соединен с информационным входом третьего блока памяти, вход сдвига/записи которого соединен с первым выходом бло" ка управления, второй выход которого соединен с входом сдвига/записи первого блока памяти, третий выход блока управления соединен с входом сдвига второго блока памяти, второй выз 144 же сигнапом разрешается прием кода в блок 5 памяти.Таким образом, в результате работы устройства производится проверка массива данных, содержащегося в блоке 3 памяти, на наличие элемента, идентичного вновь вводимому данному из регистра 7, дописывание этого данного на первое свободное место в этот массив, затем поиск идентичного элемента во втором массиве данных, содержащемся в блоке 4 памяти, определение номера (адреса) этого элемента и добавление этого номера (адреса) в массив адресных констант, хранящийся в блоке 5 памяти. Среди данных и адресов не должно содержаться нулевых элементов. Формула изобретения ход которого соединен с первым информационным входом блока обработкирубежа, второй информационный входкоторого соединен с информационнымвходом устройства, четвертый выходблока управления соединен с синхро-входом схемы сравнения и первым управляющим входом коммутатора, второйуправляющий вход которого соединен спятым выходом блока управления, выход номера адреса и шестой выход которого являются выходом номера адреса и выходом сигнала сопровожденияустройства, выход схемы сравнениясоединен с входом останова блока управления, вход блокировки которогосоединен с входом записи второго блока памяти и выходом признака сравнения блока обработки рубежа.2, Устроиство по пе 1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов,распределитель импульсов, элемент ИЛИ, Б два элемента И, регистр и триггер,вход установки которого является входом останова блока, вход блокировкикоторого соединен с входом блокировкираспределителя импульсов, с первогопо шестой выходы которого являютсявыходами блока с первого по шестойсоответственно, выход номера адресакоторого соединен с выходом регистра,информационный вход которого соединенс группой выходов распределителя,седьмой выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом останова генератора импульсов, выход которого соединен с тактовым входом распределителя Оимпульсов, восьмой выход которого соединен с первым входом первого элемента И, выход которого соединен с входом разрешения записи регистра, выходтриггера соединен с вторым и первымвходами первого и второго элементов И соответственно, девятый выход распределителя импульсов соединен с вторым входом второго элемента И, выходкоторого соединен с вторым входомэлемента ИЛИ,3. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок обработки рубежа содержит схему сравнения,формирователь импульса, элемент задержки, триггер и группу элементов И,выход которой является информационнымвыходом блока, вход логического нуля144142 которого соединен с первым информационным входом схемы сравнения, вход синхронизации которой является входом синхронизации блока, первый и второй информационные входы которого соединены с первым и вторым информационными входами группы элементов И и схемы сравнения соответственно, выход последней соединен с входом формироваО теля импульса, выход которого является выходом признака сравнения блока и соединен с вторым входом группы элементов И и через элемент задержки - с входом установки триггера, выход которого соединен с входом блокировки выхода схемы сравнения.4. Устройство по п. 1, о т л и - ч а ю щ е е с я гем, что коммутатор состоит из двух групп элементов И, элемента И и элемента задержки, выход которого является выходом признака переключения коммутатора, первый управляющий вход которого соединен с прямым входом элемента И, выход кото рого соединен с входом элемента зао бдержки и первым входом первой группы элементов И, выход которой является первым информационным выходом ко.му" татора,второй информационныйвыход ко" торого соединен с выходом второй группы элементов И, первый вход которой является вторым управляющим входом коммутатора и соединен с инверсным входом элемента И, информационный вход коммутатора соединен с вторыми входами первой и второй групп элементов И.5, Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок памяти содержит последовательно соединенные по информационным входам/выходам и входам записирегистры, информационный вход первого из которых является информационным входом блока, первый выход которого соединен с выходом последнего регистра, входы чтения регистров объединены и являются входом сдвига блока, вход записи которого является входом зап:си первого регистра, выход которого является выходом блока1441420 Составитель Н.МатвееРедактор И.Рыбченко Техред Л.Олийнык Корректор М, Васильева Заказ 629154 одписное роизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 Тираж 704 ВНИИПИ Государствен по делам изобрет 035, Москва, Ж, ого комитета СССРний и открытий аушская наб д. 4/5