Резервированная система

Изобретение относится к автоматике и вычислительной технике и можетбыть использовано при проектированиивычислительных систем и устройствповышенной надежности,Цель изобретения - повышение надежности системы за счет диагностирования и блокировки отказавших модулей,На фиг, 1 показана функциональная схема резервированной системы;на фиг, 2 - вариант подключения информационных входов мультиплексорак выходу регистра; на фиг. 3 - ва.риант реализации блока контроля иуправления; на фиг. 4 - схема микропроцессорного модуля; на фиг, 5 -схема модуля ввода - вывода; нафиг. 6 - схема восстанавливающегооргана.Резервированная система (фиг, 1)состоит из резервируемых вычислительных устройств 1, восстанавливающегооргана 2, блоков 3 контроля и управления, выходов 4 прерывания, микропроцессорного модуля 5, модуля 6 памяти, модуля 7 ввода - вывода, дешифратора 8, регистра 9 (номераучастка резервирования), мультиплексора 10, входной шины 11, выходнойшины 12, входов 13 прерывания, двунаправленной шины 14 устройства 1 ивыходов 15 дешифраторов, Системасодержит также инверторы 16 и 17 идешифратор 18,Блок 3 контроля и управления(фиг, 3) состоит из инверторов 19-46,элементов 47-74 неравнозначности,8-входовых элементов И-НЕ 75-78, элементов ИЛИ 79 и И-НЕ 80, триггера 81,элемента 82 с открытым коллектором,Формирователя 83, инвертора 84, дешифратора 85 и регистра 86.Микропроцессорный модуль 5 (фиг4)содержит инверторы 87 и 88, микропроцессор 89, элементы И 90-94 и шинные Формирователи 95 и 96,Модуль:7 ввода - вывода (фиг, 5)состоит из шинных формирователей 97и 98, дешифратора 99, инверторов 100и 101 и параллельного программируемого интерфейса 102.На фиг, 6 показан восстанавливающий орган 2 на один разряд, выполненный на элементах 103-105 неравнозначности и мажоритарных элементах 106,Система работает следующим образом. В устройствах 1 три микропроцессорных модуля 5 работают синхронно по одинаковым программам, хранимым в модулях 6 памяти, Обмен информацией устройств 1 с периферийными производится через модули 7 ввода - вывода по двунаправленным шинам 14.Выходные шины 12, предназначенные для передачи адреса, данных и управляющих сигналов, представляют собой совокупность линий связи, идущих от микропроцессорных модулей 5 через восстанавливающий орган 2 и входные шины 11 к модулям 6 памяти и ввода - вывода 7 и, наоборот, от модулей па-. мяти 6 и ввода - вывода 7 к микропроцессорным модулям 5, Система продолжает правильно функционировать при отказе любого из резерЪируемых компонентов.При обнаружении отказа конкретного модуля или участка резервирования в системе имеется возможность переключения восстанавливающего органа в режим работы от одного из двух оставшихся исправными модулей данного типа. Восстанавливающий орган выполняет мажоритарную функцию выбора 11 11два из трех над входными сигналами. По управляющим сигналам он транслирует информацию от одного из двух исправных каналов на свой выход.В исходном режиме регистры 9 (фиг. 1 и 2) установлены в нулевое состояние, При работе системы в случае отсутствия записи в регистры 9 на выходах мультиплексоров 10 присутствуют также нулевые сигналы, Восстанавливающий орган 2 при этом выполняет мажоритарную функцию, Переключение восстанавливающего органа в режим работы от одного исправного канала осуществляется подачей на соответствующие входы единичных управляющих сигналов от мультиплексоров 10. Если обнаружен отказ в первом канале, то единичные. сигналыдолжны подаваться от мультиплексоров первого и второго (или третьего) каналов, при отказе во втором канале - от мультиплексоров второго и третьего (или первого) каналов, в третьем канале - от первого и третьего (или второго) каналов,При обнаружении отказа в регистры 9 записывается информация, соответствующая номеру отказавшего участкарезервирования. Если необходимо отинформации на выходе восстанавливающего органа 2 с информацией на шинах12. Рассогласование сигналов запоминается на триггере 81, выход которогочерез элементы 82 поступает на входыФормирователей 83, вырабатывающихимпульс записи в регистры 86, В последних запоминается информация, характеризующая номер отказавшего канала и состояние мажоритарных шин,11например, управляющих сигналов ( Запись" "Чтение" "Ввод" "Вывод" )данных (00-07), адреса (АО-А 15), признака рассогласования в шинах данных(с элемента 78),15 Сигнал с объединенных выходов элементов 82 поступает также на входы прерывания микропроцессорных модулей 5. Получив этот сигнал, вычислительное устройство опрашивает регистр 86 через восстанавливающий орган 2 и обрабатывает полученную информацию, Разрядность регистров 86 зависит от необходимой глубины диагностики неисправности. На фиг, 3 показан регистр 86 на восемь разрядов. Назначение управляющих сигналов, поступающих на входы регистров, следующее: Запись" - запись данных 00-Р 7 по адресу АО-А 15 из микропроцессорных модулей в модули памяти, Ввод - ввод данных из модулей ввода - вывода в микропроцессорные модули, "Вывод вывод данных из микропроцессорных модулей в модули ввода - вывода. Запись в разряды 00-Р 2 регистра кода 001 соответствует отказу третьего канала, 100-первого канала, 010 - второго канала. По разрядам 03-06 определяется тип отказавшего модуля, например код 1000 соответствует отказу модуля памяти, 1 - указывает на рассогласование в шинах данных, а 000 - наличие при этом сигнала "Чтение" памяти, По разряду 07 определяется номер неисправного накопи теля памяти, При увеличении разрядности регистра 86 глубина диагностирования также увеличивается. Микропроцессор 89 (фиг, 4) имеет двунаправленную магистраль данных 00-07, которая преобразуется в одно 1направленную по сигналу Прием 11, Регистр предназначен для запоминания состояния, определяющего тип выполняемой микропроцессором 89 команды,5 1584137ключить отказавший участок, например,в первом канале, то производится запись в регистры тех каналов, с выходов мультиплексоров которых должныподаваться единичные управляющие сигналы для переключения восстанавливающего органа,Избирательная запись в регистры 9от общего выхода восстанавливающегооргана 2 осуществляется соответствующим подключением выходов дешифраторов8 к управляющим входам регистров. Нафиг. 2 показано подключение выхода"1" дешифратора 18 к управляющемувходу регистра 9 для первого канала.Для второго канала к управляющемувходу регистра 9 должен быть подключенвыход "2" дешифратора 18, для третьего канала - выход 4. 20Выработка управляющих сигналов дляпереключения восстанавливающего органа производится следующим образом.Если необходимо отключить неисправный микропроцессорный модуль в разряд Я регистра 9 соответствующихканалов записывается логическая единица. При последующем обращении микропроцессорного модуля 5 к шинам покомандам "Запись" или "Вывод" на выходах мультиплексоров 10 соответствующих каналов формируется сигналлогической единицы, который отключаетшины данных (адреса) на время указанного обращения.1 1135По команде Ввод мультиплексор10 коммутирует на свой выход сигналот разряда ( , Если в этот разрядзаписана логическая единица, то обеспечивается отключение шин данных отсоответствующего модуля ввода - вывода, По команде Чтение" состояниевыхода мультиплексора 10 определяется сигналами на адресном входе АО иинформационных входах 00, Р 1 (сигналы "Ввод, Вывод", "Запись" приэтой команде отсутствуют). Записьюнеобходимой информации в разрядыЯО, Я 1 регистра 9 обеспечиваетсявозможность отключения области памятипо адресу А 15,Определение отказавшего участкарезервирования осуществляется следующим образом,В блоках 3 контроля и управления(фиг3) в случае отсутствия неисправностей триггер 81 установлен в исходное состояние, а на элементах 19-80осуществляется поразрядное сравнение7 158 Запись состояния проиэвоцится по сигналу с элемента 90, По состоянию регистра и сигналвм от микропроцессора 89 на элементах И 91-94 формируются упРавляющие сигналы Запись", Чтение", "Ввод", "Вынод".Основным элементом модуля ввода - , вывода (фиг, 5) представлен програм.мируемый параллельный интерфейс 102 с тремя портами А, В, С по адресам А 14 - А 15, Элемент 10 б выполняет мажоритарную функцию выбора "четыре из шести" над входными сигналами. Элементы 103-105 неранноэначности ;инвертируют входную информацию при .поступлении на управляющие входы восстанавливающего органа единичных логических уровней, или повторяют информацию при нулевых сигналах на управляющих входах.Формула изобретения1. Резервированная система, содержащая восстанавливающий орган, а в каждом канале резервирования - резервируемое вычислительное устройство, причем информационный выход вычислительного устройства каждого канала соединен с соответствующим информационным входом восстанавливающего органа, выход которого соединен с информационным вхоцом вычислительного устройства, о т л и ч а ю щ а я - с я тем, что, с целью повышения надежности системы, в каждый канал резервирования введены блок контроля и управления, дешифратор, регистр н мультиплексор, причем н каждом канале резервирования входы дешифратора, информационные входы регистра и адресные входы мультиплексора поцключены к соответствующим ныходам 4137восстанавливающего органа, выходы регистра подключены к информационным входам мультиплексора, выход которого соединен с соответствующим управляющим входом восстанавливающего органа, н каждом канале резервирования вход стробирования регистра подключен к первому выходу дешиф ратора, информационный выход резервируемого вычислительного устройства подключен к первому входу блока контроля и управления, к второму входу которого подключен выход вос станавливающего органа, в каждомканале резервирования входы прерывания резервируемых вычислительных устройств соединены с выходом прерывания блока контроля и управления, 2 О информационный выход блока контроляи управления каждого резервируемого канала соединен с входами коррекции блоков контроля и управления остальных резервируемых каналов.52. Система по п.1, о т л и ч а ющ а я с я тем, что, восстанавливающий орган выполнен многоразряднымпо разрядности информационных входов,в каждом разряде восстанавливающийорган содержит мажоритарный элементи по количеству каналов резервирования элементы неравнозначности, причеминформационные входы восстанавливающего органа подключены к входаммажоритарного элемента и первым входам соответствующего элемента неравнозначности, а управляющие входы подключены к вторым входам соответстную Ощих элементов неравнозначности, выходы которых соединены с входамимажоритарного элемента, выход которого является выходом соответствующегоразряда восстанавливающего органа./ор А.Оса тор И ная о р 78 сное венног 113035 комитетМосква аб крытИя д. 4/5 сиза твенно-издательски ул. Гаг Ужго ша йв 3 2265 БИ Госуда