Устройство для исправления -кратных ошибок

,3а ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРР 1095183, кл . С 06 Р 11/08,17.03,86,(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах переработки и передачи дискретной информацииЦель изобретения - расширение функ,80142584 циональных возможностеи за счет коррекции -кратных ошибок. Устройствосодержит регистр 1 приемных элементов, группу 2 сумматоров по модулюдва, дешифратор 3, группу 4 элементов ИЛИ, элементы ИЛИ 5,6 и 18, элементы ИЛИ-НЕ 7 и 8, элементы И 9,10,16 и 17, группу 11 элементов И, регистр 12 сдвига, элемент НЕ 13,Изобретение относится к вычислительной технике, может быть использовано в устройствах переработки ипередачи дискретной информации иявляется усовершенствованием устройства по авт.св, В 1095183,Цель изобретения - расширениеФункциональных возможностей устройства за счет коррекции С-кратных ошибок.На Фиг.1 приведена структурнаясхема устройства; на фиг.2 - блокФиксации кратности ошибок.Устройство содержит регистр 1 приемных элементов, группу 2 сумматоровпо модулю два, дешифратор Э, группу4 элементов ИЛИ, первый 5 и второйб элементы ИЛИ, первый 7 и второй 8элементы ИЛИ-НЕ, первый 9 и второй10 элементы И, группу 11 элементовИ, регистр 12 сдвига, элемент НЕ 13,(-2) блоков 14 коррекции, блок 15фиксации кратности ошибок, третий16 и четвертый 17 элементы И, третийэлемент ИЛИ 18, первый 19 и второй20 элементы задержки, информационныевходы 21, информационные выходы 22,управляющий вход 23, выход 24 1 отовность", выход 25 однократной ошибки, выходы 26 с двукратной по -кратную ошибки.Каждый блок 14 коррекции содержитдешифратор 27, элемент И 28, счетчик29 импульсов, элемент ИЛИ 30. Блок15 фиксации кратности ошибок содержит -1) триггеров 31 и И) элементов И 32,Устройство работает следующимобразом,5 10 15 20 25 30 35 40 В исходном состоянии регистр 1 приемных элементов и счетчики 29 обнулены. На входы 21 поступает декодируемое слово и записывается в 45 регистр 1, Далее предполагается, что поступившее слово закодировано с помощью избыточного кода, позволяющего исправлять С-кратные ошибки. После приема слова в регистр 1 на управляющий вход 23 устройства подается единичный импульс, свидетельствующий о начале декодирования словаПо этому сигналу производится обнуление регистра 12 сдвига.Рассмотрим процесс Функционирования устройства при различных ситуациях, которые могут возникнуть при декорировании слова. Пусть в принятом слове нет ошибок. При этом записанное в регистр 1 слово без изменений через группу 2 сумматоров по модулю два поступает на входы дешифратора Э. На одном из выходов дешифратора Э, которые соединены с входами элемента ИЛИ 5, имеется единичный уровень. Этот единичный сигнал поступает на вход 24 и свидетельствует о том, что с информационных выходов 22 устройства можно считывать декодированное слово, Одновременно этот сигнал поступает,на вход элемента НЕ 13. За счет этого элементы И 16 и 17 закрыты, На выходах 25 и 26 в этой ситуацииод "О".Если в принятом слове одна ошибка, единичный сигнал с входа 23 устройства поступает на элемент И 16 и открывает его, так как с выхода элемента НЕ 13 поступает код "1". Еди" ничный сигнал через элемент ИЛИ 18 и элемент 19 задержки выдается на вход группы 11 элементов И. По этому сигналу открывается один из элементов И 11, соответствующий разряду, принятому с искажением, и в регистре 1 производится исправление искаженного разряда путем инвертирования. На одном из выходов дешифратора 3, соединенном с входами элемента ИЛИ 5, появляется единичный уровень, который выдается на выход 24, свидетельствуя об окончании декодирования слова, Одновременно на выходе элемента НЕ 13 появляется код "0", который запрещает работу элемента И 16. Декодированное слово выдается на выходы 22 устройства. Пусть в принятом слове две ошибки, В этом случае ни на одном выходе дешифратора 3 не будет единичного сигнала. На выходах элементов ИЛИ 4- 6 код "0". На выходе элемента ИЛИНЕ 7 и, следовательно, на первом входе блока 15 фиксации кратности ошибок код "1", который преобразуется в сигнал, свидетельствующий о наличии двойной ошибки. Регистр 12 сдвига предварительно обнулен сигналом с входа 23. Поэтому на выходе элемента ИЛИ-НЕ 8 код "1" и единичный уровень с выхода элемента ИЛИНЕ 7 открывает элемент И 9, и производится запись единицы в младший разряд регистра 12 сдвига.5 О 5 20 25 30 35 40 45 50 55 Далее рассмотрим два случая: одна из ошибок возникла в младшем разряде принятого слова; в младшем разряде прйнятого слова нет ошибок.Младшие разряды принятого слова рас-. полагаются в разрядах регистра 1, показанных справа. В первом случае появление "1" на выходе младшего раз. ряда регистра 12 сдвига приводит к тому, что младший искаженный разряд принятого слова с помощью группы сумматоров по модулю два инвертирует. ся. При этом на выходе группы 2 сумматоров по модулю два появляется . слово, содержащее всего лишь одну ошибку. Поэтому на соответствующем выходе дешифратора 3 появляется код "1", который поступает на выход одного из элементов 4 ИЛИ. С появлением кода "1" на выходе элемента 19 открывается один из элементов И 11, и вторая ошибка исправляется. На одном выходе дешифратора 3, соединенном с входами элемента ИЛИ 5, появляется единичный сигнал, который проходит на выход элемента ИЛИ 5 и свидетельствует об окончании декодирования принятого слова. Одновременно код "0" с выхода элемента НЕ 13 поступает на вход элементов И 16 и 1 и запрещаетих работу.Кроме того, код "О" с выхода элемента ИЛИ-НЕ 7 поступает на вход элемента И 10 и запрещает прохождение единичного сигнала с выхода элемента 20 в шину синхроимпульсов сдвига регистра 12. Исправленное слово выдается на выходы 22 устройства. При этом младший разряд слова корректируется за счет наличия "1" в младшем разряде регистра 12, а другой искаженный разряд проинвертирован за счет подачи кода "1" на соответствующий триггер регистра 1.Рассмотрим теперь случай, когда при двойной ошибке в младшем разряде принятого слова нет ошибок. В этом случае появление "1" в младшем разряде регистра 12 не приводит к появлению ее на выходе группы 2 сумматоров по модулю два. Следовательно, на всех выходах дешиФратора 3 код "0", Единичный сигнал с выхода элемента ИЛИ-НЕ 7 разрешает прохождение кода "1" с выхода элемента 20. По этому сигналу производится сдвиг на один разряд влево содержимого регистра 12. Так как на выходе элементаИЛИ-НЕ 8 код "0", то элемент И 9 закрыт, Следовательно, в регистре 12 код будет только во втором разряде. Если одна из ошибок в принятом слове возникла во втором разряде, то с появлением "1" в соответствующем разряде регистра 12 на выходе группы 2 сумматоров по модулю два появляется слово, содержащее одиночную ошибку. Коррекция одиночной ошибки производится, как и в предыдущем случае, Отличие заключается лишь в том, что единичный сигнал на первом выходе элемента 19 задержки появляется за счет цепи обратной связи через открытый элемент И 17. Если ошибки содержатся не.в первом и втором разрядах а в старших, то за счет подачи на выход элемента 20 соответствующего количества единичных сигналов производится сдвиг "1" в регистре 12 на требуемое число разрядов. Исправленное слово поступает на выход 22 устройства, при этом на выходе 24 код "1", свидетельствующий об окончании декодирования слова.Пусть в принятом слове ошибка кратности больше двух. В этом случае сдвиг "1" в регистре 12 сдвига производится до конца. После чего "1" с выхода регистра 12 сдвига поступает вместе с сигналом с выхода элемента 20 на элемент И 28 первого блока 14 коррекции и с его выхода на счетчик 29, устанавливая его в положение два. На выходе дешифратора 27 первого блока 14 коррекции, подключенного к счетчику 29, появляется единичный сигнал . Тот же сигнал со счетчика 29 поступает и на элемент ИЛИ 30 и с него на блок 15 Фиксации кратности ошибки, свидетельствуя о наличии трехкратной ошибки.Выходы дешифратора 27 первого блока 14 коррекции соединены с входами сумматоров 2 по модулю два; Далее происходит запись "1" в младший разряд регистра 12 сдвига. Если две ошибки из трех находятся в первом и втором разрядах принятого слова, то на выходе группы 2 сумматоров по модулю два получается слово содержащее всего одну ошибку. Такая ) ошибка исправляется, как было рассмотрено ранее.Если же ошибки не в первом и втором разрядах, то производится пере1425849 мещение "1" в регистре 12 сдвига дотех пор, пока не будет исправленатрехкратная ошибка. Если же она небудет исправлена, то появление "1"на выходе регистра 12 сдвига приводит к увеличению содержимого счетчика 29 первого блока 14 на единицу, т,е. на третьем выходе дешифратора 27 появляется единичный сигнал, 10и поиск ошибочной комбинации продолжается,1. Устройство для исправлениякратных ошибок по авт.св, В 1095183,о т л и ч а ю щ е е с я тем, что, сцелью расширения функциональных возможностей за счет коррекции 1-кратных ошибок, в него введены блок фик сации кратности ошибок и (Т), гдеС - кратность исправляемой ошибки,блоков коррекции, первый вход первого блока коррекции подключен к дополнительному выходу регистра сдвига, 20 первый выход каждого блока коррекции, кроме И)-го, соединен с первым входом последующего блока коррекции, вторые входы блоков коррекции объединены и подключены к выхо ду второго элемента задержки, вторыевыходы каждого 1-го блока коррекции,игде 1=1 И) сс, и - колиэ ф 2чество символов входного кода, подключены к (1+2)-м входам сумматоровпо модулю два с (+1) - (и) группы,выход первого элемента ИЛИ-НЕ и третьи выходы блоков коррекции подключены к входам блока фиксации кратности ошибок, соотвЕтственно с первого35по (1-1)-й, выходы узла фиксациикратности ошибок являются выходамикратности ошибок устройства.12. Устройство по п,1, о т л и - 40 ч а ю щ е е с я тем, что каждый блоккоррекции содержит дешифратор, элемент ИЛИ, счетчик импульсов и элемент И, первый и второй входы которого являются одноименными входами 45 блока, а выход подключен к первомувходу счетчика, выходы которого подключены к соответствующим входамэлемента ИЛИ и дешифратора, выходкоторого подключен к второму входусчетчика импульсов и является первым выходом блока, группа выходовдешифратора и выход элемента ИЛИ являются соответственновторыми и третьим выходами блока.3. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок фиксациикратности ошибок содержит (-1) триггеров и (1-2) элементов И, входытриггеров являются входами блока,При наличии ошибки кратности больше трех "1" пробегает по всем выходам дешифратора 27 первого блока 14 .коррекции, поступая вместе с "1" с выхода элемента 20 задержки на элемент И 28 второго блока 14 коррекции, и открывает его. При этом содержимое счетчика 29 второго блока 14 коррекции увеличивается на единицу, "1" с выхода дешифратора 27 второй ступени устанавливает счетчик 29 той же ступени в единицу.Далее производится последовательное перемещение "1" в регистре 12 сдвига. Затем производится смещение на один разряд "1" в дешифраторе 27 первой ступени. После прохождения ее до конца в дешифраторе 27 добавляется "1" в счетчик 29 второй ступени, т.е. происходит перемещение в дешифраторе 27 второй ступени на один разряд, Этот процесс продолжа" ется до тех пор, пока на входах группы 2 сумматоров по модулю два не появится комбинация, соответствующая трехкратной ошибкеИсправление ошибки в последнем четвертом из разрядов производится, как исправление однократной ошибки.Исправление ошибок большей кратности производится аналогично с помощью последующих ступеней счетчика и дешифраторов. Количество этих ступеней равно С, Таким образом, предлагаемое устройство позволяет исправлять ошибки в случае, когда используется корректирующий код определенной мощности. Сигналы с каждой ступени дешифраторов 27 поступают на входы блока 15 фиксации кратности ошибок и свидетельствуют о кратности ошибки.Выдача сигнала об ошибке меньшей кратности блокируется. При появлении однократной ошибки после исправления фиксируется именно она,Таким образом, устройство позволяет корректировать ошибки кратности не болееи выдавать сигналы о кратности ошибок. Формула изобретенияСоставитель О.ТюринаТехред М.Ходанич Корректор М.Пожо Редактор С.Пекарь Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 4784/56 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 7 14 прямые выходы триггеров с 1:(й) подключены соответственно к первым входам одноименных элементов И, инверсные выходы каждого К-го триггера,25849 8где К=2 : (-1), подключены к К-мвходам (К)-го элемента И, выходыэлементов И и прямой выход (С)-готриггера являются выходами блока.